基于FPGA的大容量数据高速采集系统的设计

介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。     

基于FPGA的视频图像采集与显示系统设计

针对CCD摄像头输出的模拟CVBS信号数据量大和现场可编程门阵列FPGA并行处理能力强的特点,提出了一种CCD摄像头+FPGA+ SDRAM+视频编解码芯片的采集与VGA显示系统设计方案.按照视频信号的处理过程,在FPGA中设计了I2C控制器,ITU656解码器、视频处理器、SDRAM控制器、色度空间转换模块和VGA显示模块,实现了对视频解码芯片的工作配置,视频数据的解析、处理、存储和显示.硬件验证结果符合设计要求.     

基于FPGA的高速A/D转换控制器设计

采用FPGA器件EP1C12Q240C8实现对高速A/D转换芯片ADC08200的实时采样控制,解决了传统方法的速度问题。使用VHDL语言采用自顶向下的设计方法编写出源程序;结合FIFO存储器的设计实现了高速A/D采集转换和转换后的数据存储,并给出了采样存储电路原理图。数据处理可通过与SoPC技术结合实现。     

基于FPGA技术的新型高速图像采集

介绍了以 ＦＰＧＡ为核心芯片的高速图形采集系统,图形采集频率可达 １３．５ＭＨｚ。在该系统中,还采用了 ＰＨＩＬＩＰ公司最新推出的视频 Ａ／ Ｄ芯片 ＳＡＡ ７１１１,将电视信号转换咸数字信号,并由ＦＰＧＡ作为控制器将数字信号存入２５６ＫＲＡＭ,以便ＤＳＰ芯片根据需要进行预处理,提取有用数据。     

基于PXI总线高速图像采集显示系统设计

为解决高速Camera Link数据视频图像信号的采集与显示问题,提出了以PXI系统为平台,利用FPGA强大的并行处理能力及内部丰富的块RAM资源,模块化设计PXI接口模块,Camera Link数据接收模块,SDRAM缓存模块及VGA显示控制模块,同时利用FPGA构造出相应的VGA时序信号,控制视频转换芯片ADV7123实现两路图像数据的图形显示的系统设计;试验结果表明,该系统可实现输入100 MB/s图像数据的实时显示,达到了预期的效果,具有一定的实用性和推广价值。     

基于FPGA的高速图像采集系统设计

在高速图像采集系统中,CPU时钟资源、I／O端口资源、传输单元等都成为系统的瓶颈。本系统采用FPGA＋RAM＋USB的设计：FPGA硬件采样模块,有效降低采样时延和CPU时钟资源;独特的RAM时序控制与读写控制分离设计,增加了模块之间的独立性,降低了控制的复杂度;USB设计在实现高速率数据传输的同时又具有低成本、易安装等优点。     

基于FPGA高速图像数据的存储及显示设计

设计了一种基于FPGA控制Nand Flash阵列实现高速流水线式存储的方案。设计利用FPGA作为主控制器,通过Camera Link输入通信接口将图像数据经过一/二级缓存写入Flash存储阵列中,并采用DMA传输技术将存储后的图像数据上传至计算机硬盘中作进一步处理;同时,利用SDRAM显存实时刷新数据,FPGA构造相应的VGA信号,最终实现100 MB/s图像数据的实时显示。     

基于DSP和FPGA的全景图像处理系统设计与实现

设计了基于DSP和FPGA的全景图像处理方案,FPGA完成图像采集,DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器;采用EDMA方式,完成了DSP与FPGA的数据交换。测试结果表明,DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算,并以1 024×768的分辨率进行实时显示。     

基于FPGA的高速图像采集存储系统设计

该系统以FPGA为逻辑控制单元,充分利用模块化结构设计、乒乓无缝缓存和Twoplane页编程FLASH的存储技术,利用视频解码芯片对高速CCD相机采集的图像信息进行解码,实现了高速图像数据的采集存储,保证了数据在采集、传输和存储过程中的可靠性和实时性.通过USB2.0接口将存储的数据上传到地面计算机,利用上位机软件可以清晰看到拍摄的物体.结果表明:该系统能准确采集存储高速图像数据,具有较好的可行性和实用性.     

基于FPGA的多通道高速CMOS图像采集系统

基于图像采集系统高速、大容量的特点,提出了一种以FPGA芯片为核心处理器件的CMOS图像传感器数据采集系统的设计方案。系统将模块化结构设计、LVDS与乒乓存储等多项技术应用于设计过程中,保证了数据采集和传输的实时性。详细介绍了图像采集、数据传输、时序控制和数据解串等模块的工作原理及实现方法。实际应用证明,该系统实现了对数据量达590MPix-els/s的图像序列的数据采集、传输和存储,大大方便了后续图像处理电路的设计与实现。     

主动噪声控制平台的FPGA实现

基于FPGA搭建了针对汽车的主动噪声控制平台,此平台可以正确实时地采集汽车的转速、振动加速度以及噪声,同时为相关的降噪算法实现提供了硬件平台。与传统的基于串行处理的采集系统相比,该平台可以严格地保证多路信号的时间同步性,同时其可扩展性可以让使用者方便地根据自己所需要的功能来增加通道数目,无需增加额外的处理器。FPGA的可编程性可以保证降噪算法的充分验证与设计。整个平台的搭建为主动降噪的继续研究提供了有力的基础。     

基于FPGA和千兆以太网的数据采集系统

针对某航空航天领域的探测装置传感器数据采集、存储和传输等需求,通过结合FPGA技术和千兆以太网接口,开发出了一种高效的数据采集系统,并对其进行了详细的分析与研究。以FPGA作为主控芯片,将采集的传感器信号通过AD7606转换器调理转换,并临时缓存到FIFO+RAM的存储结构中,经编帧处理后存储到NAND Flash中,通过千兆以太网口实时传输,测试结束后可回读出Flash中存储的实验数据。     

基于FPGA的红外图像高速采集及预处理电路

介绍了基于FPGA的红外视频图像高速采集及预处理电路的总体结构。电路采用了模块化结构设计、流水线工作方式及乒乓存储等多项技术。该电路与TMS320C6414通过HPI口高速通信保证了数据传输的实时性。详细介绍了图像采集、HPI接口等模块的工作原理及实现方法。经实验,该电路实现了对数字PAL式16位数字图像的采集及背景抑制,分担了大量后续处理机的计算工作,极大地提高了系统的实时性。     

基于FPGA的光纤陀螺信号采集处理卡设计

光纤陀螺姿态测量系统中的信号采集和处理是系统的一个重要环节;文章介绍了基于FPGA的光纤陀螺信号采集处理卡的设计过程,采用Verilog HDL实现FPGA内部逻辑电路设计,选用AD7846完成信号的数模转换,通过FPGA编程实现光纤陀螺的标定和误差补偿,设计了RS232/422通用异步串口通信硬件电路并在FPGA上实现了串口通信;实验结果表明:该卡能够准确实时地采集并按预定的设计处理光纤陀螺信号。     

基于FPGA的高速图像采集系统的研究与实现

介绍了以FPGA(FieldProgrammableGateArray,现场可编程门阵列)为核心芯片的高速图像采集系统的硬件结构和工作原理,图形采集频率可以达到13.5MHz,该系统还采用了PHILIPS公司推出的视频A/D芯片SAA7111,将电视信号转换为数字信号,并由FPGA作为控制器将数字信号存入RAM。讲述了FPGA在图像采集与数据存储部分的VerilogHDL模块的设计,并给出采集同步模块的VerilogHDL源程序。     

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。     

基于FPGA和USB3.0的高速CameraLink图像采集

采用Xilinx Artix-7FPGA和Cypress CYUSB3014为核心处理模块,配以DDR3作为帧存,设计了一套高速CameraLink图像采集传输系统。系统利用XilinxArtix-7自带的ISERDESE资源将串行LVDS的CameraLink视频流转换为TTL并行信号,DDR3存储器作为帧存对输入视频进行缓存,缓存之后的视频信号经过CYUSB3014芯片转换成符合UVC协议的输出数据,通过USB3.0的数据接口发送至PC机,在PC端上能够正常显示。     

一种基于FPGA的高速图像采集及显示电路设计

为了实现高速图像采集和显示,采用CamLink接口和DVI接口来完成视频采集和显示。详细介绍了基于FPGA采集和显示的系统组成,给出了CamLink接口采样模块和DVI显示模块的工作流程及硬件电路实现方式。该硬件电路基于CPCI总线设计,实现了计算机与图像电路之间的高速数据交换。设计中使用的FPGA是Altera公司的EP2S30F672I4,用该FPGA进行配置和验证,测试表明该设计不仅实现了图像高速采集和显示,且使图像清晰、系统稳定可靠。     

基于FPGA的实时视频图像采集处理系统设计

针对目前数字图像采集处理技术的实时性、大容量、小型化等特点,设计了一种基于FPGA的实时视频图像采集处理电路系统。采用FPGA作为整个系统的控制和图像数据处理中心。DDR2 SDRAM为高速储存模块核心器件,CMOS 7670为视频图像采集器件。并通过Quratus Ⅱ和Modelsim等软件对系统的边缘检测算法、控制过程、各个模块等进行硬件工程设计和仿真,实现了视频图像从采集、存储到处理、显示的整个过程。实验表明,视频图像采集处理的动态画面流畅、清晰、实时性好。     

基于FPGA+GPU的图像采集处理系统设计

随着嵌入式图像处理系统的快速发展,对于前端图像采集模块的需求越来越高。图像采集的速度、分辨率、可靠性以及集成度对后续设计的准确度由极大的影响。通过对数字图像采集系统进行研究,设计出了基于FPGA和GPU架构的图像采集处理系统,重点研究了图像采集处理系统的硬件设计过程和软件设计过程。在基于FPGA+GPU的图像采集处理系统中,让具有强大运算处理能力的GPU专注于数据存储、用户交互以及后续的图像处理。系统中,FPGA则负责图像的采集、外设控制、任务调度。GPU与FPGA之间通过高速PCIE总线进行通信,分别设计编写基于Linux系统的驱动程序和FPGA端PCIE程序。实验结果表明,所设计基于FPGA+GPU的图像采集处理系统可实现437.5Mbps的实时图像采集存储速度,传输过程实时稳定,数据传输完整。