低速CPU系统中高速采样与海量缓存的实现

高速数据采集在各工业领域有着广泛的应用,高速、高性能元器件价格昂贵,采购困难.在成本敏感、设计期限紧张的前提下,如何利用常见的元器件,既能满足采样速率的要求,又有较大的缓存空间,是设计人员经常遇到的问题.本文提出了一种高速采样与海量缓存的实现方法,该方法以低速器件的协调工作获得高速的采样率,并可以不受MCU速度与寻址空间的制约.根据本方法设计的电路总体工作频率不高,降低了对单个元器件性能的要求,电路的可靠性大为提高.     

FPGA芯片在高速数据采集缓存系统中的应用

给出了以FPGA核心逻辑控制模块的高性能数据采集系统的设计方法,并在QuartusII8．0集成环境中进行软件设计和系统仿真,最后给出了新型缓存系统中主要功能模块的仿真图形。     

一种多通道高速并行数据采集系统的设计与实现

介绍了一种基于DSP＋FPGA的高速数据采集系统的设计方案，结合TMS320VC5402定点DSP芯片强大的数据处理能力与FPGA构成线性流水阵列结构．该系统能够以80Mbps采样速度完成大容量数据的获取，从而使系统具有良好的数据采集性能。在数据处理过程中，本方案提出了用硬件电路方法来实现数据的实时无损压缩存储或转发．从而实现多通道高速并行数据采集的设计思路。     

5Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景,论述了5 Gsps采样率的高速数据采集系统的构成和设计要点,着重分析了采集系统的关键部分高速ADC（analog to digital,模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。     

基于Camera Link的高速数据采集系统

探讨了基于Camera Link协议的高速数据采集系统的重要性和实现途径。简要介绍了Camera Link协议的内容和国外现有的此类数据采集卡的实现方式。较为详细地阐述了基于FPGA的数据采集板的设计与电路结构,同时探讨了此系统和外部的接口实现问题。     

基于FPGA和DSP的高速数据采集实时处理系统的设计

为实现激光目标回波的快速捕获、检测及实时处理,提出一种ADC FPGA DSP的数据采集与实时处理的设计.激光回波通过高速模数转换器(ADC)转换成数字信号,经FIFO乒乓高速缓存,然后再送到DSP进行实时处理.电路简单、可靠、实时性强,最高采样率达200 MHz,具有8 bit垂直分辨率,4 M×8位数据存储空间.该系统能准确实时地计算出目标距离、速度,适时预警,符合汽车防撞激光雷达中信号处理的要求.详细介绍了系统的设计方案及各主要组成模块.     

多通道高速数据采集系统中海量缓存的设计

文章提供了一种用动态随机存储器实现多通道高速数据采集系统中海量缓存的有效方法,主要讨论了海量缓存系统的硬件结构和系统解决总线冲突的方法。     

32路高速图像合成技术研究

探讨了高速图像采集系统中高速采样缓存的重要性和实现途径,阐述了基于框架式结构的32通道图像数据采集系统中的高速缓存的设计与电路结构,给出了采用FPGA实现通道复用和采集数据预处理,并结合计算机数据采集和显示技术完成对多路图像的显示方案.     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

大容量高速数据采集系统的设计

提出了一种新颖的高速数据采集系统实现方案,以DSP作为数据采集、传输和存储的核心控制器,利用通用串行总线技术实现与计算机的通信。该采集器采用模块化的思想设计,具有较强的可扩展性,适用于多路高速信号的同步记录。     

一种有效的高速数据采集方式

随着电子技术的发展,在智能化系统中要求传送的数据量愈来愈大,速度愈来愈快,所以设计性能优良的高速数据采集电路一直是电子设计中的一个关键技术。给出了利用FPGA实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案。把FPGA用作DMA控制器、采集控制器和总线控制器。该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单、可靠性高、传输速度快等特点,而且特别适用于采集大量数据的情况。时序仿真和实际应用都证明了设计的正确性,从而解决了在单片机系统中较难解决的问题。     

基于FPGA和DSP的高速数据采集系统的设计

数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对WCDMA数字基带接收机的设计中,提出了一种基于FPGA和DSP的高速数据采集方案。该方案将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过CPCI接口送到主控台。详细介绍了设计思想、具体的硬件连接以及FPGA设计的仿真结果。     

机载SAR超高速数据采集技术研究与系统实现

以机载SAR应用为背景，研制超高速数据采集模块，通过采集系统两种结构方式的设计与实验，对系统实现过程中的关键技术进行了分析与研究。对比两种结构方式，选用多路并行存储技术进行系统设计，并应用于实际系统中，得到了较好的实验结果。     

高速数据采集系统中缓存区的设计

本文讨论了高速数据采集系统的设计，对如何利用低速ＳＲＡＭ来替代ＤＡＳ中的高速ＲＡＭ作了重点分析     

高速数据采集系统中的FPGA的设计

提出了利用FPGA技术把缓存FIFO、锁存电路、时序电路、控制电路等分散的电路模块集中起来作为独立的缓存及控制电路,实现了数据的高速缓存,防止了数据丢失;产生了严格的时序逻辑,保证了系统的可靠性.利用乒乓锁存降低了对缓存速度的要求并将数据合并成32位,易于与DSP数据传输.电路模块简单可靠,易于系统调试.详细介绍了FPGA的电路模块的设计.     

超高速数据采集系统在超宽带雷达中的应用

以超宽带雷达应用为背景，提出了超高速实时直接射频采样方案。对系统设计和高速PCB设计技术进行了详细的分析。测试结果和实际应用表明，该超高速采集系统可以实现对超宽带雷达信号的高速高精度实时稳定的采集。它的实现对宽频带雷达信号处理具有重要的意义。     

基于ARM9的高速数据采集系统的实现

随着雷达、通信、遥测、遥感等技术应用领域的不断扩展,人们对数据采集系统的采集精度、采集速度、存储量等都提出了更高的要求。针对当前数据采集系统的缺点,提出了基于ARM9的数据采集系统的设计。详细论述了信号调理,时钟产生,数据存储与传输,抗干扰等关键技术及采取的相应措施。经实践证明,该设计方案具有采集精度高,数据采集速度快,数据存储量大的优点。     

三通道高速数据采集与脉冲压缩系统的实现

介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集，使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理，其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算，使硬件的规模减少到正常情况下的1／3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754／854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57．70μs和12．65μs。     

一种基于Rocket I/O的视频数据采集和高速串行传输系统的设计与实现

介绍了一种以VIRTEXⅡPRO系列FPGA中Rocket I/O为核心的视频数据采集和高速串行传输系统的实现方案.分析了串行器和解串器的结构,给出了Rocket I/O进行高速串口通信的同步方法,采用Verilog语言描述了一种保护帧同步的状态机.在此基础上,自定义了一种简单的数据帧结构,完成了数据率为1.25 Gb/s的1 500 m点对点链路的高速传输.分析了高速差分信号的阻抗匹配方案和抗干扰措施.最后给出了收发方向上的后仿真波形,整个设计在Xilinx公司的XC2VP4 fg456上实现,占用资源量为7360等效门.