一种多频多模接收机低功耗信道选择滤波器

基于GSMC 0.18μm RF CMOS工艺,实现了一种8阶有源RC信道选择滤波器,其截止频率在200kHz～10MHz范围内可调,能覆盖GSM,UHF RFID,TD-SCDMA,IEEE 802.11a/b/g等不同频段。提出一种增益带宽积可变的运算放大器,以优化不同模式下的功耗。正交两路信道选择滤波器的芯片尺寸为1.5mm×0.36mm。测试结果表明,在1.8V电源下,滤波器消耗8.6mA,4mA和2.6mA电流,等效输入噪声为20nV/Hz～(1/2),输入3阶交调为15dBm。     

一种0.18 μm CMOS模拟滤波器的设计与实现

基于0.18 μm CMOS工艺,实现了一种6阶有源RC模拟滤波器,截止频率可以配置为1.25 MHz/2.5 MHz/5 MHz/10 MHz,增益可以配置为0 dB/6 dB/12 dB/18 dB,能够应用于WiMAX/WLAN接收机。采用一种新型的自动频率校准电路,使滤波器的截止频率不受工艺变化的影响。测试结果表明,在1.8 V电源电压下,消耗电流16 mA,输入3阶交调为23.4 dBm。正交两路模拟滤波器与频率校准电路所占面积为0.38 mm²。     

一种基于开关电容的可配置多模滤波器

设计了一种基于开关电容的可配置多模滤波器,由模拟信号处理模块、数字控制模块和参考电压电流源组成;通过数字控制模块配置滤波器工作在旁路、低通、带通、自适应工作状态,同时实现低通滤波器截止频率和带通滤波器中心频率可调;自适应滤波器截止频率和中心频率能准确跟随输入信号主频率.整个电路基于SMIC 0.18μm CMOS工艺实...     

0.13 μm CMOS宽带大动态范围六阶跨导电容低通滤波器

提出了一种适用于宽带大动态范围应用的六阶跨导电容低通滤波器。该滤波器为Chebyshev类型,采用开环级联结构来实现。通过一组开关电容阵列来补偿由工艺温度等因素引入的截止频率的偏差。实际测试结果表明,该滤波器的-3dB截止频率可调范围为30～100MHz,在500mVp-p输入信号幅度下,IM3为-48dB。电源电压为3V时,消耗电流25mA,芯片面积为0.5mm2。该滤波器采用TSMC0.13μm CMOS工艺实现。     

一种新型并联混合型有源滤波器的研究

为实现对非线性负载的谐波补偿和功率因数连续调节,采用了一种无变压器并联混合型有源滤波器,阐述了其工作原理。综合考虑成本与滤波效果的情况下选择采用7次单调谐无源滤波器,针对7次单调谐无源滤波器对于5次谐波补偿能力较差的状况,采用了反馈加5次前馈的控制策略.为了进一步对系统的无功功率进行补偿,在原有的反馈控制环节上进行了一定的改进.仿真结果证明了该并联混合性有源滤波工作的有效性。     

一种多模微带方形贴片带通滤波器的设计

提出了一种多模方式工作的微带方形贴片带通滤波器。通常设计微带方形贴片滤波器主要是利用TM1,0,0和TM0,1,0这一对简并主模实现单模或双模的工作方式。但是这些滤波器尚存一些有待完善的地方,诸如带内插损偏大,带宽受限等等。本文设计的带通滤波器不使用主模,而是利用三个高次模分量,通过一种简单的微扰方式和馈电方式激励起除简并主模以外的三个高次模分量,并使之相互耦合实现通带。仿真和测量结果充分说明,这种滤波器能够实现宽频段的通带响应,并且在通带内具有很低的插损和良好的阻抗匹配特性,能够广泛地适用于微波平面电路。     

一种0.13 μm CMOS K波段LNA

基于0.13 μm CMOS工艺,设计了一种工作于K波段的低噪声放大器。输入匹配采用一种改良π型匹配网络,输出匹配采用L+π型匹配网络,避免了电容击穿的风险和源端大电感的引入。电路使用级间L型匹配的方式,利用第一级电路的输出寄生电容和第二级电路的输入寄生电容,有效地提高了电路的增益,降低了噪声。仿真结果表明,该低噪声放大电路为单电源1.5 V供电,在27 GHz频率处的增益为27 dB,噪声系数为3.75 dB,输入回波损耗和输出回波损耗分别为－11.1 dB和－20.5 dB。     

对寄生电容不灵敏的开关电容有源滤波器的设计

采用单位缓冲器设计对寄生电容不灵敏的开关电容(SC)频率相关负电阻(FDNR)元件，利用该元件对椭圆函数式LC低通滤波器进行SC模拟。为了获得电容最佳值，提出了一种简单的最优化方法；并采用寄生电阻预畸变与SC负电阻相结合的办法，设计的SC滤波器对寄生电容不灵敏，且电路简单。在电子工作平台(EWB)上进行五阶椭圆低通SC-FDNR滤波器仿真，测量数据最大相对误差为0．948％，仿真结果表明该方法实用可行，效果明显。     

一种用于宽带中频滤波器的运算放大器共模补偿方法

介绍了一种适用于宽带中频(IF)滤波器的运算放大器共模补偿方法,并将其应用于较大带宽有源RC滤波器中,如宽带宽接收机中频的电路和高频模数转换器抗混叠滤波器等。运算放大器通过前馈方式补偿共模次极点,并根据寄生电容调整前馈跨导电流比例来配置零点位置。该方法在一定功耗和较大共模带宽要求下,保证了共模反馈的开环相位裕度。将该方法应用于6阶复数/IQ低通切比雪夫滤波器中并采用130 nm CMOS工艺进行流片。测试结果表明,上述滤波器在最大带宽40 MHz、核心电源电压1.2 V下,滤波器最大功耗为24.6 mW,40 MHz低通配置时其中心频率处等效输入噪声电压为■,等效输入三阶交调点为30 dBm。     

一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

射频识别阅读器中信道选择滤波器的设计

基于IBM0.18μm标准CMOS工艺,设计了一种适用于UHF RFID(Radio Frequency Identification)阅读器的信道选择滤波器。这种滤波器和其他结构滤波器相比,可以获得更高的线性度和更好的噪声特性。设计中,低通滤波器截止频率0.3~1.3 MHz范围内可调。当截止频率设置为900 kHz时,带内增益稳定在0 dB,在1.8 MHz频率处具有大于49 dB的幅度衰减。     

一种多信道跳频通信系统信道控制方法

提出了一种多个物理信道共同工作的无线跳频通信系统的跳频同步及信道分配控制方法,采用独立的控制信道实现多个物理信道间的跳频同步控制,并在多个信道保持跳频同步的基础上利用高效的分段轮询方式实现控制信道和业务信道的时隙分配,同时利用控制信道实现多个业务信道间的用户调度,提高了信道的利用率,可广泛应用于各类多信道无线跳频通信系统,尤其是窄带信道的战术无线通信系统中。     

一种基于CMOS工艺射频有源滤波器的设计

射频滤波器是无线通信系统的关键部件之一。本文根据射频SoC的需求,设计了一种基于Q-增强型射频有源CMOSLC型滤波器。该滤波器利用负阻抗增强电路品质因数,可有效地解决射频片上无源LC滤波器的品质因数偏低,插入损耗偏大的问题。该滤波器采用TSMC 0．18umCMOS工艺,当供电电压为1．8V,中心频率在2．142GHz时,-3dB带宽仅为36MHz。仿真结果表明,该滤波器正确有效,适于全集成。     

一种基于0.13m CMOS工艺的10位SAR A/D转换器

基于SMIC0.13μm CMOS1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器。在3.3V模拟电源电压和1.2V数字电源电压下,测得DNL和INL分别为0.31LSB和0.63LSB。当采样频率为1MS/s,输入信号频率为490kHz时,测得的SFDR为67.33dB,ENOB为9.48bits,功耗为3.25mW。该A/D转换器版图面积为318μm×270μm,能直接应用于嵌入式多电源SoC。     

一种新的导频符号辅助下的信道衰落设计方法

本文提出一种新的导频符号辅助下的信道衰落估计方法。它同时利用导频符号和数据符号进行信道衰落估计和补偿。而不同于传统的信道衰落估计只利用导频符号的信息。此方法具有实现简单,延时小的优点。针对１６ＰＳＫ和１６ＱＡＭ调制方式作了仿真,结果显示导频符号辅助下的１６ＱＡＭ的性能优于１６ＰＳＫ,采用信道衰落估计与相干检测结合的１６ＰＳＫ性能又好于采用差分检测的１６ＰＳＫ的性能。     

一种可编程的2.4GHz CMOS多模分频器

采用0.35μm CMOS工艺设计并实现了一种多模分频器.该多模分频器由一个除4或5的预分频器和一个除128～255多模分频器在同一芯片上连接而成;在电路设计中,分析了预分频器功耗和速度之间的折中关系,根据每级单元电路的输入频率不同对128～255多模分频器采用了功耗优化技术;对整个芯片的输入输出PAD进行了ESD保护设计;该分频器在单端信号输入情况下可以工作到2.4GHz,在差分信号输入下可以工作到2.6GHz以上;在3.3V电源电压下,双模预分频器的工作电流为11mA,多模分频器的工作电流为17mA;不包括PAD的芯片核心区域面积为0.65mm×0.3mm.该可编程多模分频器可以用于2.4GHz ISM频段锁相环式频率综合器.     

0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计

采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFIDΣ-Δ模数转换器的数字抽取滤波器,并完成其前后仿真、逻辑综合、布局布线及版图实现等全流程.该滤波器主要实现滤波和降采样功能,由梳状滤波器、补偿滤波器和半带滤波器级联组成.合理选择各级滤波器的结构、阶数并采用规范符号编码(CSD)对其系数进行优化.仿真结果表明:采样频率为64MHz,过采样率为32的二阶Σ-Δ调制器的输出1位码流经过该滤波器滤波后,信噪比达到53.8dB;在1.8V工作电压下,功耗约为15mW.版图尺寸0.45mm×0.45mm,能够满足RFID中模数转换器的要求.     

一种基于多模谐振器的超宽带带通滤波器设计

基于多模谐振器(MMR)理论,采用微带线-槽线混合结构,通过增加输入、输出之间耦合提高频率选择性,设计了一种结构紧凑体积小,频率选择性高的超宽带带通滤波器。利用电磁仿真软件HFSS对设计结果进行了仿真。仿真结果表明:该滤波器通带覆盖了3.5~10.4 GHz之间的频段,并具有较好的带内带外性能。对该滤波器进行了实物加工和测试,实测结果与理论分析和仿真结果吻合良好,该滤波器拥有较好的性能,可应用于超宽带无线通信系统。     

0.13 μm CMOS Stacked-FET两级功率放大器设计北大核心CSCD

基于TSMC 0.13μm CMOS工艺设计了一款适用于无线传感网络、工作频率为300~400 MHz的两级功率放大器。功率放大器驱动级采用共源共栅结构,输出级采用了3-stack FET结构,采用线性化技术改进传统偏置电路,提高了功率放大器线性度。电源电压为3.6 V,芯片面积为0.31 mm×0.35 mm。利用Cadence Spectre RF软件工具对所设计的功率放大器电路进行仿真,结果表明,工作频率为350 MHz时,功率放大器的饱和输出功率为24.2 d Bm,最大功率附加效率为52.5%,小信号增益达到38.15 d B。在300~400 MHz频带内功率放大器的饱和输出功率大于23.9 d Bm,1 d B压缩点输出功率大于22.9 d Bm,最大功率附加效率大于47%,小信号增益大于37 d B,增益平坦度小于±0.7 d B。     

高性能跳频滤波器设计

提出了一种用无源谐振腔和有源电路相结合来实现高性能跳频滤波器的方法,利用开关电容阵加载腔体实现高速宽带低损的频率跳变.重点对这种跳频滤波器的插损和功率两个指标进行分析,包括腔体无载品质因数、PIN开关的功率和插损、加载射频电容的插损.利用三维电磁仿真软件HFSS和平面电路仿真软件ADS,结合具体的技术指标要求,给出了跳...