共查询到19条相似文献,搜索用时 62 毫秒
1.
低电压高速CMOS全差分运算放大器设计 总被引:1,自引:1,他引:0
设计了一种低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路,以实现在高稳定性下的高增益带宽、大输出摆幅。在Cadence环境下,基于TSMC 0.25μm CMOS标准工艺模型,对电路进行了spectre仿真。在2.5V电源电压下,驱动1pF负载时,开环增益71.6dB,单位增益带宽501MHz,功耗4.3mW。 相似文献
2.
设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。 相似文献
3.
4.
5.
6.
7.
8.
设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz. 相似文献
9.
10.
11.
本文设计了一种低压低功耗CMOS折叠一共源共栅运算放大器.该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗.采用TSMC 0.18μm CMOS工艺,基于BSIM3V3 Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用.目前,该放大器已应用于14位∑-△模/数转换电路的设计中. 相似文献
12.
13.
介绍了一种低电压、高效率的全差分自适应偏置跨导运算放大器。采用甲乙类的差分结构作为输入级,包含一个本地共模反馈结构(LCMFB),用以提供额外的电流自举,同时也提高其增益带宽积(GBW)和达到近乎理想的电流效率。采用TSMC 0.25μm标准工艺,实现全差分超级自适应运算放大器。为了比较,同时实现了传统的跨导运放和单端输出超级自适应运放。在10μA偏置电流和2 V工作电压下,与传统结构相比,超级自适应运放的转换速率提升了200倍,增益带宽积提高了4倍;而其全差分结构相对单端结构在几乎所有性能提升一倍的同时,还获得很好的共模抑制比和电源抑制比。 相似文献
14.
15.
两级运放中共模反馈电路的分析与设计 总被引:1,自引:0,他引:1
在两级共源共栅CMOS运算放大器中,设计了一种新的共模反馈电路。这种电路克服了一般共模反馈电路存在的限制输出摆幅的缺点,在稳定电路直流工作点的同时,能有效提高电路的输出摆幅。通过对共模电路结构的分析,证明了其功能原理的正确性。基于0.18μm(3V)CMOS工艺库,用Hspice软件对电路结构进行了仿真验证。结果显示,电路低频增益达到120dB,功耗不到0.24mW。 相似文献
16.
提出了一种降低高频噪声的前置全差分放大器.运放内部采用了两组偏置电路,一组用于单位增益缓冲器电路,一组用于放大电路.为了确保电路稳定性又不增加设计难度,将单位增益缓冲器电路与共模反馈回路结合起来.设计采用HHNEC 0.18μm BCD工艺,Cadence Spectre仿真表明,正常工作时共模反馈的环路增益84.93dB,单位增益带宽9.52MHz,相位裕度67.62°;启动时单位增益缓冲器电路的环路增益85.18dB,单位增益带宽8.93MHz,相位裕度67.2°;关断时,单位增益缓冲器电路的环路增益63.26dB,单位增益带宽2.28MHz,相位裕度88.66°.实测表明,设计降低了D类音频功放在开启和关断时的噪声. 相似文献
17.
18.