ROHC协议中CRC计算的硬件实现

ROHC协议是IETF专门针对无线链路的特点而设计的包头压缩规范,CRC码的产生、校验和更新是其中重要的组成部分.在分析CRC快速准确并行算法的基础上,针对ROHC中具体应用要求,给出其CRC计算的硬件并行实现设计方案,并用Verilog HDL语言编写代码进行了仿真和验证,结果表明此方案具有很好的实用性和灵活性.     

一种快速CRC 算法①的硬件实现方法

介绍了CRC校验算法的硬件电路实现方法。CRC校验广泛应用于通信、存储系统，在串行CRC实现的基础上，对电路结构提出了改进的方案，并实现了CRC的并行计算，由此进一步可以适用于任意位数据宽度的数据输入情况。     

新型超高频RFID编解码和CRC电路的设计与实现

提出了一种新的超高频射频识别(RFID)标签芯片的数据编解码与循环冗余校验(CRC)计算同步进行的电路结构。该电路采用ISO/IEC 18000.6C标准协议,在数据编解码过程中同步进行串行CRC计算来提高系统数据的处理速度。采用FPGA进行仿真分析。结果表明,该设计方法可实现CRC编解码与RFID数据的编解码同步,即不占用额外的时钟处理CRC计算,从而满足超高频RFID的快速通信要求。所提出的串行CRC电路在SIMC 0.18 μm标准CMOS工艺下进行综合,其面积比并行CRC电路节省31.4%,电路算法更简单。     

CRC算法在以太网数据帧中的应用及其硬件实现

文章介绍了CRC校验算法的原理,在串行CRC实现的基础上,对电路结构提出了改进,提出了CRC的并行计算,并基于Verilog HDL语言以CRC8为例说明了硬件电路实现方法。CRC校验广泛应用于数据通信、数据存储领域,结合IEEE802．3标准,说明了CRC算法在以太网帧FCS字段中的应用,并给出了CRC32_D16仿真结果。     

CRC生成与同构逆序校验方法

循环冗余校验码(CRC)被广泛应用于通信领域,CRC生成有两种电路:I型、II型.现有的逆序校验方法是基于II型电路生成、I型电路逆序校验,存在CRC生成与逆序校验电路不同构的问题,不便于模块化设计.根据I、II型电路特性,基于全状态转移矩阵,给出一般情况下,即CRC生成电路寄存器为非零初态时,CRC生成为I型或II型对应的同构I型或II型逆序校验方法.生成与逆序校验同构后,中间处理电路结构不变,参数不同,可以根据需要对其进行优化,提高处理速率.最后,通过实例计算,验证了同构逆序校验方法的正确性.     

航空卫星通信中的CRC的软件实现方法的研究

循环冗余校验(CRC)在航空卫星移动业务(AMSS)通信中得到广泛应用。CRC可以用硬件实现,也可以用软件实现,本文论述-AMSS通信中CRC的软件实现方法,本文提出的一种改进的CRC校验软件实现方法,具有计算量小、适用性强的优点。已用实验性AMSS通信地面地球站(GES)所接收到的数据,对所述CRC的软件实现方法的正确性进行了验证。     

航空卫星通信中的CRC的软件实现方法的研究

循环冗余校验(CRC)在航空卫星移动业务(AMSS)通信中得到广泛应用。CRC可以用硬件实现,也可以用软件实现,本文论述AMSS通信中CRC的软件实现方法,本文提出的一种改进的CRC校验软件实现方法,具有计算量小、适用性强的优点。已用实验性AMSS通信地面地球站(GES)所接收到的数据,对所述CRC的软件实现方法的正确性进行了验证。     

CRC5/16编码校验模块的FPGA一体化设计

在数字通信领域,为保证数据的正确传输,数据校验是必不可少的,而循环冗余校验(CyclicRedundancy Check,简称CRC)在其中得到广泛的应用。该文首先对CRC5/16校验的基本原理作了简要的介绍,然后对CRC5/16编码校验的具体电路及其实现步骤进行了详尽的阐述。在分析它们实现电路的基础上,提出了将CRC5/16的编码校验放在一个模块中实现的方法,这样不仅节省了硬件资源,而且系统的模块化设计也有利于模块的重复利用与移植。最后给出了在FPGA中的具体实现方法,并利用软件工具及硬件电路对该设计进行了较为全面的仿真验证。     

可变生成多项式与输入位宽的并行CRC

介绍了两种LFSR类型的CRC且比较了它们的特性,然后以II型LFSR为基础,分两步先后推导出任意m比特的直接并行计算以及如何进行连续m比特的计算,即得到可变生成多项式与输入位宽的并行CRC算法,最后举例给出基于CCITT-16协议的4比特输入位宽的VHDL程序实现代码并给出仿真验证结果。由此对于给定的生成多项式与输入位宽,通过提出的算法用C语言或者硬件电路描述语言可以实现快速简单的并行CRC计算。     

基于公式递推法的可变计算位宽的循环冗余校验设计与实现

循环冗余校验(CRC)与信道编码的级联使用,可以有效改善译码的收敛特性。在新一代无线通信系统,如5G中,码长和码率都具有多样性。为了提高编译码分段长度可变的级联系统的译码效率,该文提出一种可变计算位宽的CRC并行算法。该算法在现有固定位宽并行算法的基础上,合并公式递推法中反馈数据与输入数据的并行计算,实现了一种高并行度的CRC校验架构,并且支持可变位宽的CRC计算。与现有的并行算法相比,合并算法节省了电路资源的开销,在位宽固定时,资源节约效果明显,同时在反馈时延上也有将近50%的优化;在位宽可变时,电路资源的使用情况也有相应的优化。     

Network selection in cognitive radio enabled Wireless Body Area Networks

In recent years, the great interest in Wireless Body Area Networks (WBANs) has been aroused significantly due to the advancement in wireless communications. In wireless communication, all WBAN nodes that monitor the human body's vital functions transfer information to a central sink node, which is directly connected to a Cognitive Radio enabled Controller called CRC. To transfer this information from a CRC to an e-health server, it requires long-range wireless networks, such as UMTS, LTE, WiMAX, WiFi, and satellite internet provider. It is challenging for a CRC to select the best networks for different WBAN data traffic, such as emergency mandatory, delay sensitive, and general monitoring. This paper proposes a scheme for selecting the best network from the available networks depending on the Quality of Service(QoS) requirements for different WBAN applications. Different multiple attribute decision-making algorithms are used in the proposed scheme. Numerical results and discussion reveal that the proposed scheme is effective in making a good network selection in situations where there is a conflict among different QoS requirements for different WBAN applications.     

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。     

软件快速计算自然采样法SPWM数据

正弦脉宽调制技术(SPWM)在电力电子及工业控制领域有着广泛的应用,特别是在工业与民用中,所以这些领域对SPWM数据的计算精度和速度要求越来越高。以往提出的各种优化算法对处理器或者处理芯片都有较高的要求,同时可能造成资源浪费。在此提出了一种能够节省计算资源的比较算法,动态计算SPWM数据,可以大幅度提高软件计算SP-WM数据的计算速度。     

面向软件安全的程序输入格式与数据结构的协同式逆向分析方法(英文)

Reversing the syntactic format of program inputs and data structures in binaries plays a vital role for understanding program behaviors in many security applications.In this paper,we propose a collaborative reversing technique by capturing the mapping relationship between input fields and program data structures.The key insight behind our paper is that program uses corresponding data structures as references to parse and access different input fields,and every field could be identified by reversing its corresponding data structure.In details,we use a finegrained dynamic taint analysis to monitor the propagation of inputs.By identifying base pointers for each input byte,we could reverse data structures and conversely identify fields based on their referencing data structures.We construct several experiments to evaluate the effectiveness.Experiment results show that our approach could effectively reverse precise input formats,and provide unique benefits to two representative security applications,exploit diagnosis and malware analysis.     

基于FPGA的CRC编解码器实现

循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了CRC码的原理,分析了CRC编码、解码电路设计思路。利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路。仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点。     

大位宽情况下的回滚式循环冗余校验算法

为解决大位宽变长数据包情况下包尾数据的循环冗余校验(CRC)32算法处理存在的臃肿低效问题,将循环冗余校验算法变换为矩阵线性运算,利用逆矩阵反向回滚运算,得到正确的CRC运算结果;并在FPGA上进行了实验验证.结果表明:回滚运算的算法可行,并且实现简单,资源占用少.在512 bit位宽的情况下,回滚算法使得资源占用降低到了传统算法的15％;综合耗时降低到了传统算法的30％,布局/布线的耗时降低到了传统算法的40％.     

大位宽情况下的回滚式循环冗余校验算法

为解决大位宽变长数据包情况下包尾数据的循环冗余校验(CRC)32算法处理存在的臃肿低效问题,将循环冗余校验算法变换为矩阵线性运算,利用逆矩阵反向回滚运算,得到正确的CRC运算结果;并在FPGA上进行了实验验证.结果表明:回滚运算的算法可行,并且实现简单,资源占用少.在512 bit位宽的情况下,回滚算法使得资源占用降低...     

面向非规则大数据分析应用的多核帮助线程预取方法

大数据分析应用往往采用基于大型稀疏图的遍历算法,其主要特点是非规则数据密集访存。以频繁使用的具有大型稀疏图遍历特征的介度中心算法为例,提出一种基于帮助线程的多参数预取控制模型和参数优化方法,从而达到提高非规则数据密集程序性能的目的。在商用多核平台Q6600和I7上运用该方法后,介度中心算法在不同规模输入下平均性能加速比分别为1.20和1.11。实验结果表明,帮助线程预取能够有效提升该类非规则应用程序的性能。