基于高阶单比特∑△调制器的频率综合器

本文介绍了高阶单比特∑△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率，采用∑△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性，这里采用单比特高阶∑△调制器（CIFB），最后提出实现电路。     

高阶模拟∑-△调制器设计研究

在简要介绍高阶1位量化∑-△A/D转换器基本原理的基础上,分析了∑-△调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法.同时,结合实际高阶模拟∑-△调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计.与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据.     

基于块数字滤波器的高阶两通道时间交织∑△调制器的系统优化设计

时间交织技术是一种提高∑△调制器采样频率的有效方法,但是时间交织∑△调制器对通道之间的失配非常敏感.在传统噪声传递函数(NTF)中增加一个z=-1的零点,可以减小折叠到信号带宽内的噪声.在已提出的基于块数字滤波器的二阶两通道时间交织∑△调制器结构的基础上,提出了一种高阶两通道时间交织∑△调制器的系统优化设计方法,该方法对系统的稳定性、噪声传递函数零极点的优化进行了考虑.采用该方法,设计了一种带宽为4MHz应用于数字视频广播系统中的高阶两通道时间交织调制器的系统结构.仿真结果表明,该调制器具有较大的稳定输入范围以及对通道失配不敏感的特点.     

∑-△A/D转换器中电压放大型运放的高线性度设计

高阶、高精度是当前∑-△调制器的设计趋势，随着系统结构越来越复杂，带内量化噪声的噪声背景逐渐降低，已不再成为制约调制器精度的主要瓶颈。整个系统的线性失真度对调制器最终精度的影响越来越大，甚至成为决定因素。为提高∑-△调制器的线性度，对运算放大器这一主要非线性源进行了深入的分析，并提出若干优化方案。最后，通过一个三阶单环∑-△调制器结构进行了仿真验证。采用电压放大、AB类输出的运算放大器结构，大大减小了系统功耗。     

一种稳定的高阶∑—△模／数转换器

文章提出了一种稳定的高阶∑-△模数转换器的设计方法。结合实例，简要说明了多级数字抽取滤波器的设计，并讨论了调制器基内零点优化的方法。设计的∑-△A/D转换器可以满足无线通信应用中大动态范围A/D转换的要求。     

过取样△∑调制技术（五）──△∑调制器的电路实现──

前面讨论了△∑调制器的基本原理，本文将介绍△∑调制器的电路实现与分析，以及二阶、ＭＡＳＨ结构中的△∑调制器实际电路。     

A 16 bit Stereo Audio ΣΔ A/D Converter

提出了一种16位立体声音频新型稳定的5阶∑△A/D转换器.该转换器由开关电容∑△调制器、抽取滤波器和带隙基准电路构成.提出了一种新的稳定高阶调制器的方法和一种新的梳状滤波器.采用0.5μm 5V CMOS工艺实现∑△A/D转换器.∑△A/D转换器可以得到96dB的峰值SNR,动态范围为96dB.整个芯片面积只有4.1mm×2.4mm,功耗为90mW.     

一种16位音频∑△ A/D转换器

提出了一种16位立体声音频新型稳定的5阶∑△A/D转换器.该转换器由开关电容∑△调制器、抽取滤波器和带隙基准电路构成.提出了一种新的稳定高阶调制器的方法和一种新的梳状滤波器.采用0.5μm 5V CMOS工艺实现∑△A/D转换器.∑△A/D转换器可以得到96dB的峰值SNR,动态范围为96dB.整个芯片面积只有4.1mm×2.4mm,功耗为90mW.     

过采样∑－△A／D调制器

过采样∑－△Ａ／Ｄ调制器洪志良（复旦大学电子工程系，上海，２００４３３）１引言过采样∑－△Ａ／Ｄ变换器通过过采样以时间来交换精度，从而避免实现高精度Ａ／Ｄ变换器所需要的复杂性。∑－△调制器结构是迄今为止在数字ＶＬＳＩ技术中执行高精度Ａ／Ｄ变换最吸引人...     

用于D类放大器的△∑调制器系统分析与设计

D类放大器具有效率高、功耗低的优点，已逐渐被应用到音频领域。为了克服传统D类放大器的内在缺陷，引入了△∑调制技术以及闭环特性。但由于△∑调制技术的系统设计对整个放大器非常重要，而且设计方法较复杂，因此需要借助于Matlab工具。分析了△∑调制技术对D类放大器的非线性、噪声和EMI等性能的改善，对几种高阶△∑调制器结构进行比较分析，最后制定详细的系统设计方法、步骤，并用Matlab工具进行系统建模与仿真。通过仿真结果，验证了设计系统的有效性，从而为实际电路设计提供基础。     

D类功放中的∑-△调制器分析与设计

设计一种新型低非线性失真拓扑的7阶1-bit∑-△调制器,该调制器可以直接用于模拟音频信号输入带反馈的D类功率放大器中。通过仿真表明,调制器的最大稳定输入值可以达到0．9,信噪比可达到130dB以上,即采用这种调制器的D类功放可实现90％的功率转化效率和高保真的音质。同时从新的角度阐释了高阶1-bit∑-△调制器的工作原理和设计过程。     

∑—△调制噪声整形的研究

介绍∑－△调制器的基本结构，分析∑－△调制技术对噪声进行整形的基本原理及过采样率、∑－△调制器的级数对整形效果的影响，从中获得了一些有用的结论。     

过取样Δ∑调制技术（三上）─—高阶Δ∑调制器

过取样Δ∑调制技术（三上）─—高阶Δ∑调制器东南大学邹家禄，骆立俊提高Δ∑调制器的阶次，可以获得Ｓ／Ｎ的改善，但是高阶系统会导致系统不稳定。本文首先讨论系统稳定性问题，进而就高阶Δ∑调制器进行了分析。同时还着重介绍了ＭＡＳＨ方式Ａ／Ｄ变换器和Ｄ／Ａ变...     

一种流水线型高速过采样∑-△调制器

提出了一种采用流水线采样输入的开关电容型∑－△调制器的实现方法，该方法充分利用了时钟的每一时刻。用此方法设计的∑－△调制器来样速率可提高３０％。实验表明，这种方法是完全可取的。     

高阶模拟∑-Δ调制器设计研究

在简要介绍高阶1位量化∑-ΔA／D转换器基本原理的基础上，分析了∑-Δ调制器的噪声特性；介绍了传统线性模型下的噪声传递函数的设计方法。同时，结合实际高阶模拟∑-Δ调制器譬开关电容实现电路，重点对影响调制器性能的非理想因素进行了详细分析，并采用程序建模仿真的方法指导电路设计。与传统设计方法的结果对比表明，文中的方法可以为电路设计提供更加可靠的依据。     

16位数字二阶∑-△调制器的分析与设计

文章阐述了∑-△调制器的基本工作原理,构建了二阶∑-△调制器的基本结构,提出了一种用Verilog HDL语言描述二阶∑-△调制器的实现方法,其中采用了简单的移位方法来描述调制器的四个增益系数,以实现乘法操作,进而减小了芯片的面积。在此基础上,运用MATLAB系统工具建立了二阶∑-△调制器系统的模型,并完成了系统仿真验证。在电路级完成了它的Verilog语言描述,同时运用modelsim仿真工具对电路进行仿真验证,对数据进行FFT分析,最终证明了MATLAB系统模型和Verilog代码的一致性。     

低电压∑-△调制器关键技术及设计实例

介绍了低电压开关电容∑-△调制器的实现难点及解决方案,并设计了一种1V工作电压的∑-△调制器。在0．18μm CMOS工艺下,该∑-△调制器采样频率为6．25MHz,过采样比为156,信号带宽为20kHz;在输入信号为5．149kHz时,仿真得到∑-△调制器的峰值信号噪声失真比达到102dB,功耗约为5mW。     

∑-△模数转换器基本原理及应用(2)

实际上,模拟滤波器对输入信号具有低通滤波作用,而对噪声分量具有高通滤波作用,因此可将调制器的模拟滤波器的作用看作一种噪声整形滤波器,整形后的量化噪声分布见图7(a)。正如一般的模拟滤波器,滤波器的阶数越高其滤波性能越好。因此高阶∑-△调制器得到广泛应用,图8是二阶∑-△ADC原理框图。图9给出了∑-△调制器的信噪比与阶数和过采样倍率之间的关系,其中SNR为信噪比,K为过采样倍率。例如,当K=64,一个理想的二阶系统的信噪比大约80dB,分辨率大约相当于13位的ADC。     

∑-△调制器在SIMULINK下的噪声模型

为了满足在行为级对∑-△调制器进行完整仿真的需要，提出了在SIMULINK环境下∑-△调制器的噪声模型，包括采样时钟抖动、开关热噪声(kT／C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上，构造出二阶∑-△调制器模型。通过仿真，验证了噪声模型的正确性。     

∑-Δ调制噪声整形的研究

介绍∑-△调制器的基本结构,分析∑-△调制技术对噪声进行整形的基本原理及过采样率、∑-△调制器的级数对整形效果的影响,从中获得了一些有用的结论.