∑△D／A转换原理及应用

本文从信号处理理论的角度，讨论了∑△Ｄ／Ａ转换技术，并介绍了二个应用实例。     

应用于ADSL的多位∑-△数／模转换器的设计

提出了一种应用于ADSL数据传输的多位电流模∑-△数／模转换器(DAC)。采用多位∑-△调制器，可以在低过采样率和低调制器阶数下设计出高性能的调制器。通过采用动态元素匹配(DEM)技术，降低了由于电流模DAC(Steering DAC)电路中电流源单元的不匹配带来的噪声，进一步改善了输出信号的信噪比。     

高阶∑-△调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶∑-△A／D调制器的非理想特性，包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等，进行了分析，提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标，在较高层次指导A／D转换器的电路结构级和晶体管级设计。     

高阶模拟∑-△调制器设计研究

在简要介绍高阶1位量化∑-△A/D转换器基本原理的基础上,分析了∑-△调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法.同时,结合实际高阶模拟∑-△调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计.与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据.     

高阶∑—△调制器中运算放大器（OTA）的设计

介绍了五阶∑-△调制型模数转换器中放大器的设计过程。引入一种新型的采用交叉耦合差分输入负电阻负载的运放。     

一种高阶1 bit插入式∑-△调制器的设计

介绍了插入式∑-△ A/DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据.设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率.     

△∑转换器的性能最大化

数据转换器分辨率和速度一直处于不断改进中。25年之间模数转换器的分辨率从16位提高到24位。DS A/D转换器的构架能够实现如此激动人心的分辨率突破，虽然这听起来让人振奋，但是为了达到最佳效果，我们仍然需要正确选择许多参数。随着取样、调制时钟和PGA的调整，在相同数据速率下性能方面却有所不同。在优化数据转换结果时，对于方方面面做到完全了解并非易事。另外一些问题还包括输入阻抗、滤波器响应、抗混淆，以及长期漂移。     

一种具有改进积分器结构的高阶∑-△调制器

设计了一个五阶单回路∑-△调制器，最高输入信号频率22kHz。通过改进积分器的结构，显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0．6μm CMOS工艺设计。仿真显示，当采样频率为6MHz时，调制器的SNDR达到123dB，SNR超过125dB，满足18位A／D转换器的精度要求。     

用于音频过采样D/A转换器的∑-△调制器设计研究

文章针对采样频率为44.1kHz的16位数字音频信号，采用CookBook方法，研究设计了用于过采样率为64倍的音频数模转换器的五阶3比特输出sigma-deha（∑-△）调制器。该调制器通带内信噪比（SNR）的matlab仿真实验结果达到了120dB以上，能够很好的抑制通带内噪声。该调制器设计结构采用前反馈和负反馈分支的∑△型．大大降低了电路的复杂性，使硬件实现十分方便，具有重要的应用价值。     

∑-△模数转换器研究进展

扼要介绍了Sigma-Delta(∑-△)模数转换器(ADC)的工作原理,总结了国内外该类型模数转换器最新的研究进展,并讨论了目前主要的研究方向.     

具有四通道差分输入功能的ADS1224型24位△-∑模／数转换器的原理及应用

介绍具有四通道差分输入功能的ADSl224型24位△-∑模／数转换器的结构和工作原理．给出ADS1224与AT89C51型单片机的硬件接口电路及软件编程。     

一种基于音频应用的∑△power DAC研究和实现

介绍了一种应用在音频系统的∑△power DAC。对整个∑△power DAC的设计进行了详细的介绍，实际的硬件用Synopsys工具进行了完整的电路设计、仿真和版图设计。在MP3中得到实际应用，音质效果良好。     

一种低电压工作的高速开关电流∑-△调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构，本文设计了一种二阶开关电流∑-Δ调制器。工作中采用TSMC 0．35μm CMOS数字电路工艺平台，在低电压工作下进行电路参数优化。实验表明，调制器在3．3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度。与已有类似研究相比，本工作在相当的精度条件下，实现了低电压、视频速率的工作。     

基于高阶单比特∑△调制器的频率综合器

本文介绍了高阶单比特∑△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率，采用∑△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性，这里采用单比特高阶∑△调制器（CIFB），最后提出实现电路。     

一种高线性度100 kHz带宽∑△调制器

设计了一个100 kHz信号带宽、80 dB SNDR、3.3 V电源电压的单环三阶∑△调制器.电路采用AB类运放,可在较低静态功耗下实现较高的压摆率.电路采用UMC 0.18μm CMOS工艺制作,版图面积为1.7 mm×1.3 mm.芯片测试结果显示:在12 MHz时钟频率、60倍过采样下,调制器可达到100 kHz信号带宽,75.7 dB SNDR和98 dB SFDR.     

单级电流模式∑—△调制器的研究

文章对一阶和二阶单级电流模式∑-△调制器作了系统性能及稳定性分析,给出了两者的噪声传递函数。针对系统性能与稳定性这两个相对立的指标,给出了极点的指引。最后介绍了一个一阶调制器的设计实例。