一种实用的数字式亮度调整电路

分析了当今继电保护人机接口亮度调整所用的方式,以及该方式在现场运行所存在的调节麻烦、精度不高、随时间和温度漂移大、调节时需要螺丝刀,自动化程度很低的问题;针对这些问题介绍了一种实用数字式亮度调整电路,阐明了该电路的优点、设计原理、注意事项.     

亮度延迟线及实用电路解说

1.亮度延迟线及实用电路解说如图1所示是两种实物示意图。亮度信号延迟线用在彩色电视机的亮度通道,这种延迟线有两种:(1)集中参数型的亮度延迟线,它有3个引脚。(2)分布参数型的亮度延迟线,由于分布参数型延迟线的体积太大,现在已经很少用。     

数字式电容测量电路

本文介绍一种由55,定时器集成电路和EPROM设计的数字式电容测量电路。此电路全部由数字电路组成,直接显示电容的数字量。     

具有双向通讯功能的数字式晶闸管触发电路

介绍一种由８０３１单片机构成的数字式晶闸管触发电路，本电路通过并行通讯与主ＣＰＵ组成多处理器系统，根据来自主ＣＰＵ的控制信号产生六路晶闸管触发脉冲，同时可向主ＣＰＵ发出应答、报警等信号，文中对该电路的工作原理，硬件结构特点及软件设计方法作了详细的说明。     

数字式多段精密定时电路的设计

介绍一种微功耗、多个时间可连续自动定时的精密定时电路。讨论了它的设计方法，并对定时精度和功耗情况进行了分析。     

一种亮度差的计算模型

基于光通传递理论,根据目前照明指标的要求和各自具有的物理意义,参考现有照明计算公式,给出了亮度差的计算模型。在此基础上,建立了亮度差的基尔霍夫电流方程,由此将亮度计算问题转化为电路模型求解的问题。最后指出,建立亮度差的计算模型比建立光度的数学模型更有意义,也可为今后可见度引进照明设计标准提供一种计算思路。     

100A大功率数字存储半导体管图示仪

介绍了一种新一代数字化测量仪器.采用新颖电路设计技术,通过微处理器集中控制整个系统的数据采集、显示、打印、存储,处理人机交互信息等.具有高集成度、高可靠性.以屏幕显示测试档级及用光标测试被测器件的各种直流参数,并且测试结果可存储、打印、随时调用.具有友好的人机界面,有中、英文两种语言供选择.     

电厂分散控制系统工程师站人机界面的设计与实现

本文论述了ＷｉｎｄｏｗｓＮＴ下ＤＣＳ工程师站人机界面的设计原则,讨论了使用面向对象的ＶＣ＋＋５．０程序设计语言的可视化设计方法,并结合国产ＤＣＳ系统实际情况,设计开发出基于中文ＷｉｎｄｏｗｓＮＴ４．０的３２位工程师站人机界面。     

数字电路过电压保护的两个要求

微电子电路经常被雷电等电压损坏。分流、均压、接地与屏蔽是过电压保护的有效措施,但是微电子电路的特点决定了对其保护装置某些不同于电力设备的特殊要求。通过对计算机串行通信接口芯片的过电压耐受能力和电容对计算机串行通信的影响两方面进行试验研究,提出计算机串行通信接口芯片的过电压器保护水平与限压器的最大接入电容两方面的要求。     

基于SVM的变电站保护室数显仪表数字识别方法

为研发一种适合电网运检用户使用的变电站保护室巡视机器人装备,提出了一种基于支持向量机（SVM）的变电站保护室数显仪表数字识别方法,用于对机器人所拍摄的数显仪表数据进行自动化识别和监测。首先对机器人所拍摄的图片进行自定义阈值分割,并寻找连通域的最小外接矩形,获取图像中的数显仪表区域;然后对获取的数显仪表区域依次执行灰度化、中值滤波、图像增强、数字分割、自适应二值化和归一化操作,实现对数显仪表区域的预处理,获取单个数字;最后,将经过小数点处理后的单个数字图像块输入构建的多元SVM分类器,实现对单个数字的识别。实验结果表明,所提出的方法能够达到96.3%的正确识别率,可用于变电站保护室小型巡视机器人的智能巡检工作。     

A practical guide to multidimensional wave digital algorithms using an example of fluid dynamics

The wave digital concept for numerical integration of partial differential equations leads to algorithms with highly advantageous features as robustness, full localness and massive parallelism. However, the required synthesis of an internally multidimensionally passive reference circuit, from which the algorithm is derived, usually demands an in‐depth knowledge of circuit theory and a high level of intuition. In this practical guide, a step‐by‐step approach for the synthesis of such reference circuits is introduced to relax these requirements, using the nonlinear fluid dynamic equations as a nontrivial example. General implementation issues for the wave digital algorithm are discussed as well as applying arbitrary passive linear multistep methods in place of the commonly used trapezoidal rule. As an example, we take the well‐known numerically critical shock tube problem, the solution of which is problematic when the trapezoidal rule is used as unwanted oscillations occur. These oscillations are suppressed when using the second‐order accurate Gear method instead. Copyright © 2010 John Wiley & Sons, Ltd.     

采用Multisim辅助数字电路设计的研究

EDA设计工具Multisim多用于模拟电路的仿真分析.本文以数字电路中的模60计数器为例,利用Multisim设计工具进行数字电路设计和仿真的研究.本文就Multisim所支持的VHDL语言设计实现了同样的电路,并对比分析了2种设计方法各自的特点.分析表明,Multisim设计工具不仅擅长于模拟电路的分析设计,在数字电路的分析设计中其功能也颇为强大.     

光检测数字微流控芯片的高集成驱动电路设计

根据高通量微液电处理及光检测共形生化检测芯片研究项目及有关需求,设计并实现了具有128通道输出的驱动电路,达到了各个通道单独控制的目的。根据项目要求,电路由单一5V直流电源供电,128通道输出电压幅值为0~200V,频率为10~1 000Hz的方波,电压幅值和频率均可调节,并且电压精度为0.5V。驱动电路采用高度集成化设计,进而满足小型化要求。该电路的设计方案具有可行性,满足对光检测数字微流控芯片的驱动要求。经过实验证明,所设计完成的驱动电路可以实现对数字微流控芯片上液滴的控制。     

一种交错并联数字化APFC电路的设计

分析了一种交错并联数字化APFC电路。当电路工作于电流连续模式时,输入电流自动跟踪正弦输入电压。利用状态空间平均法建立电路的主功率模型,并对该电路的控制器进行设计,最后给出了MATLAB仿真结果。     

A small fully digital open‐loop clock and data recovery circuit for wired BANs

This paper proposes a new open‐loop and low complexity (small size) fast‐lock synchronization circuit for clock and data recovery in wearable systems. The system includes sensors embedded in textile and connected by conductive yarns. Synchronization is based on the open‐loop selection of the correct phase of the receiver clock synchronously with the incoming signal. The clock generator of the receiver is an autonomous oscillator set to operate at the same nominal frequency. The circuit lock time is at most one clock cycle, faster than all methods based on phase‐locked loops or delay‐locked loops. The circuit can be used for baseband communication independently of the signal coding method used in the physical layer, making it suitable for many applications. The fully digital circuit (including non‐return‐to‐zero inverted decoder) occupies 0.0022 in a 0.35 complementary metal‐oxide semiconductor (CMOS) process, a smaller implementation than many existing circuits, and supports a maximum system clock frequency of 70 for a 35‐data rate. Experimental results demonstrate that the proposed circuit robustly generates a synchronous clock for data recovery. The circuit is suitable for systems that tolerate some jitter but requires fast lock time, small size, and low energy consumption. Copyright © 2015 John Wiley & Sons, Ltd.