高性能低功耗微控制器IP软核设计综述

介绍了IP核复用技术及微控制器的发展趋势,探讨了国内外微控制器芯片设计的现状;提出建立高性能、低功耗微控制器IP核库是我国IC设计业的一个发展方向。     

高性能低功耗微控制器IP软核技术综述

介绍了IP核复用技术及微控制器的发展趋势，探讨了国内外微控制器芯片设计的现状，提出建立高性能，低功耗微控制器IP核库是我国IC设计业的一个发展方向。     

M8051 IP软核的改进性设计及其在视频字符叠加器中的重应用

介绍了系统芯片SOC的概念和M8051IP软核的原理,给出了视频字符叠加器VAD_SOC中M8051IP软核的作用,详细介绍了I2C主控制器模块的设计,给出了功能仿真波形,最后对M8051IP软核在视频字符叠加器中的重应用进行了深入研究。     

一种提高微控制器IP可复用性的核内总线设计

提出了一种支持高性能可复用微控制器芯核的体系结构的多路总线及接口,解决了片上外设与微控制器CPU之间的扩展和匹配问题,使得芯核内部互联网络简化,时钟率提高,实现了高性能微控制器的可复用性设计。     

嵌入式DS80C320单片机软核设计

介绍了一个使用Verilog语言设计的DS80C320单片机的软核,并且设计了51系列单片机CPU的结构与时序,重点研究了利用“黑盒子”的设计思想,根据FPGA的特点来设计单片机软核的技巧,以及根据SOC应用场合对传统单片机所作的一些结构上的修改与功能上的补充。     

参数化可配置IP核浮点运算器的设计与实现

将参数化可配置IP核的设计方法引入到浮点运算器设计中,通过设计时提取的可用参数,将浮点运算器设计成为参数化、可配置、可重用的IP核.通过仿真验证了实现参数化IP核浮点运算器的可行性和有效性.     

IP软核的测试技术研究

随着超大规模集成电路技术的不断发展,集成电路的集成度不断增加;片上系统(SOC)的规模越来越大,片上系统的设计就变得越来越复杂。开发IP核成为SOC的重要设计手段。同时,IP核的测试也对科研人员提出了新的挑战。本文重点描述了IP的测试技术,证明了文献[1]中给出的伪穷举法。并以可编程8255并行I/O接口芯片为例说明了使用伪穷举法进行了IP核校验的方法。     

基于FPGA的PROFIBUS-DP从站IP软核的设计

提出一种用FPGA实现现场总线PROFIBUS-DP从站软IP核的设计方案。IP核为单个FPGA上实现一个完整的系统(SoPC)提供极大便利。通过IP核进行模块化设计,采用FPGA直接搭建IP核实现PROFIBUS-DP从站接口SPC3集成芯片的功能。通过实际应用验证了方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源。     

基于工具软件的数字IP软核评测平台设计

本文探索了可供EDA工具度量的数字IP评测指标以及这些指标的评测方法,提出了数字IP评测平台的总体设计方案,该仿真平台的开发和建立将为IP评测技术的工程实用化打下基础.     

基于FPGA的8051IP核的设计与实现

裁减并完善了与MCS-51系列微处理器指令集完全兼容的8051IP核,减少了设计面积,提高了处理速度.按照自顶而下的设计原则,分别设计了算术逻辑单元、中心控制器、定时/计数器、串行口、RAM和ROM单元.设计采用VHDL语言进行描述并且用ModelsimSE6.0进行功能和时序验证.将8051IP核下载到Xilinx公司的FPGA(XC3SSOOE-4FG320C)上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到预期的效果.本设计作为可移植的IP核,可以组成片上系统,用于嵌入式系统领域.     

嵌入式ATA主机控制器IP核设计

针对嵌入式应用需求,设计了一个ATA主机控制器的IP核,给出了其体系结构和核心模块的设计;通过数据宽度转换避免因读写控制信号延迟造成的数据溢出,以两级串行结构解决了写命令中数据建立时间紧张问题,采用门控时钟机制降低了设计功耗;仿真实验和后端验证结果表明,主机控制器IP核能够稳定地工作在所提供的嵌入式应用环境中,接口数据传输速率可达到33.1 MBps;该IP核严格遵循ATA/ATAPI-7协议,面积小,功耗低.具有作为片上资源或者处理器外围电路集成到嵌入式系统应用中的灵活性.     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

VGA控制器IP核的仿真和实现

文中介绍了一种VGA控制器控制数字图像输出显示的设计方法和VGA控制器IP核仿真实现策略.该控制器利用VHDL进行描述,IP核正确性利用FPGA验证.设计中通过建立图像坐标系的方法去除了传统数字化VGA信号的虚影情况,利用与有效信号同步的输出使能信号控制信号输出消除消隐部分的影响,另外致力于波形的高度同步确保了图像的清晰度.仿真波形证明设计符合设计要求,图像显示清晰连贯.另外VGA图像应用广泛,VGA控制器做成ASIC芯片,图像失真小、抗干扰能力强,用户只需要提供数字图像信息输入即可输出模拟VGA信号,应用前景良好.该文讲述的VGA控制器的设计方法能够适应各种应用VGA图像的场合.     

FT51:一种容软错误高可靠微控制器

文中给出一种容软错误高可靠微控制器FT51.首先它具有基于异步电路的时空三模冗余结构,采用此结构可以对时序逻辑单事件翻转(SEU)和组合逻辑单事件瞬态(SET)进行防护.所有的片内存储器采用Hamming编码进行防护.针对现有控制流检测的不足,该设计采用了软硬件结合的控制流检测与恢复机制.FT51在HJTC0.25μm工艺下进行了实现,与未经加固的版本相比,其额外的面积开销为80.6%,额外的性能开销为19%～133%.文中还提出了一种微处理器可靠性评估框架,在此框架下通过模拟和理论推导证明:典型情况下FT51的故障检出和屏蔽率为99.73%.     

基于FPGA的CAN总线控制器SJA1000软核的设计

分析了CAN控制器SJA1000的特点及CAN协议通信格式.设计了控制器SJA1000的IP软核,能为应用提供一个性能优良的、易于移植的控制器SJA1000,实现了对步进电机的控制.     

USB设备控制器IP Core的设计与实现

本文介绍一款USB设备控制器IPCORE的设计与实现。论文首先介绍了USB设备控制器的设计原理,模块划分及每个模块的功能。然后介绍了该IPCORE在ModelsimSE中的功能仿真及FPGA验证结果。     

基于Microblaze软核的嵌入式系统设计

结合实际项目的开发经验,详细讲解了基于Xilinx Microblaze软核开发的整个流程,包括硬件平台搭建、软件平台开发、嵌入式操作系统的加载以及用非易失性存储设备对FPGA进行上电配置等内容.利用FPGA软核进行嵌入式系统开发,将得到越来越多的关注和应用.     

基于嵌入式软PLC技术的智能控制器设计

市场现存的智能控制器控制成功率低,控制过程消耗时间过长,整体性能较差。为了解决上述问题,基于嵌入式软PLC技术设计了一种新的智能控制器,在硬件元件功能方面进行优化设计,选用PLC6ED1055-1CB00-0BA0型号编辑器作为编辑模块主参考元件,设定智能控制器编辑模块,选用8460+8560系列增量型编码器作为智能控制器编码模块的核心设备,选用ZQWL-CANET-1C111型号调试器实现智能控制器调控。以嵌入式为主的软件操作主要采用直接存址方式进行系统数据储存,通过离散化处理实现控制程序,在理论操作的过程中需不断注意对主系统软件程序的保护,确保控制器工作过程的稳定性。为了验证控制器效果,设定对比实验,结果表明,基于嵌入式软PLC技术的智能控制器控制成功率比传统控制器高出15.28%,消耗时间更短,实用价值更高。     

USB2．0-ATA桥接器IP核设计

USB2.0为PC外设中的大容量存储设备提供了很好的支持,出现了一系列的便携式大容量存储设备.大容量存储设备遵循不同于USB2.0协议的ATA协议,因此需要在两个总线之间设计一个USB2.0-ATA桥接器来进行指令翻译和数据管理.本文设计了一种USB2.0-ATA桥接器IP核,为内嵌ATA接口的USB设备开发打下基础,并可用于SOC的集成中.     

基于SOPC的微型涡喷发动机控制器设计与验证

在分析微型涡喷发动机(MTE,micro turbine engine)控制系统软硬件需求的基础上,提出了一种基于SOPC(system on a programmable chip)的MTE控制器设计方案。重点研究了MTE控制系统的架构,根据系统的硬件需求,采用Verilog语言设计了脉宽调制模块(PWM)、信号捕获单元(ECAP)、通用异步收发器(UART)等外设模块,定制了NiosⅡ软核处理器。在此硬件平台上,设计了MTE的启动过程和慢车以上状态的控制软件。最后,通过台架试车验证所设计控制器的可行性。结果表明,控制器运行可靠,控制精度和实时性均能满足要求。