一种低功耗八位MCU的设计与实现

介绍了一个低功耗八位微控制器的结构设计，选择了适当的微控制器的体系结构和指令流水线，简化了电路结构，大大减少了执行每条指令所需要的时钟数。另外，通过对算术逻辑单元进行优化设计，节省了系统的资源，减小了电路的寄生电容，从而达到了降低功耗的设计目标。     

Microchip推出低成本16位PIC MCU系列

Microchip Technology Inc．（美国微芯科技公司）推出全新的16位PIC24 Lite单片机（MCU）系列,该系列结合超低功耗（XLP）技术、低价格和低引脚数封装,特别适合消费类、医疗、安全／安防等对成本最敏感的应用。     

面向教学的16位CISC微处理器的设计

针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器.微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高.同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实验不灵活性的缺点,并为实验者留有创新空间.微处理器使用VerilogHDL语言设计实现,支持多种寻址方式,指令系统完善,可实现一般微处理器的功能操作,最后给出了微处理器运行实验结果.     

一种MCU时钟系统的设计

介绍了一个基于MCU内核的时钟系统的设计,给出了其电路结构并详细地分析了系统的工作原理。该系统能生成两相不重叠时钟,利用静态锁存器保存动态信息,提供三种电源管理方式以适应低功耗应用。在上华(CSMC)0.6μm工艺库下,利用CadenceEDA工具对电路进行了仿真,仿真结果验证了设计的准确性。     

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。     

一种8位嵌入式RISC MCU IP核数据通道模型设计

在8位MCUIP核设计中,数据通道部分的设计是整个设计的关键之一。采用自顶向下的设计方法,提出了一种特定的层次化数据通道模型。该数据通道模型由整齐的时钟节拍控制数据通道的开启,经过精心设计的各层子数据通道的选通,有效地避免了内部数据总线读写冲突,规范了设计,降低了功耗,缩短了设计周期。     

32位同时多线程微处理器的ALU设计

针对传统ALU存在较大硬件资源浪费的缺点,提出了一种指令执行并行度宽,资源利用率高的同时多线程ALU.同时多线程ALU由7个并行的部件组成.每个部件高效的执行两个线程的指令.这种由7个部分组成的分布式ALU提高了指令并行执行的宽度,大大降低了水平浪费和垂直浪费.对微处理器ALU进行功能验证与仿真,并用综合工具完成逻辑综合.     

一种基于ASIC实现的流水线架构8051内核设计

以对传统8051微控制器的分析为基础,在保证指令集不变的情况下,给出了一种基于ASIC的微控制器设计.该设计采用三级流水线结构,提高了指令的执行效率.仿真和测试结果显示,所设计的8051内核可以正常工作.     

一种精简的嵌入式产品上网通道设计

CP2200是一款网络接口芯片,其体积小、外围电路简单、价格低廉,使得它与微控制器接口设计变得容易。通过对TCP／IP协议的分析,结合嵌入式系统及CP2200以太网芯片的特点,挑选出一套精简、实用的TCP／IP协议子集,并介绍各协议层的实现过程,为嵌入式网络系统的开发提供一个较为简单且可行的思路。     

一种嵌入于微处理器的8位乘加器的设计

给出了一种嵌入于微处理器,8bit×8bit+20bit并行MAC单元的设计;该设计可完成8bit整数或序数的乘法或乘加运算,具有整数乘加运算的饱和检测和饱和处理功能;设计中采用了一种新型Booth编码方法;对部分积压缩阵列进行了优化,将累加值作为一个部分积参与部分积压缩阵列的累加运算,节省了一级超前进位加法器;压缩阵列采用了一种新型4∶2压缩器,进一步缩短了延时,节省了面积。     

嵌入式8位MCU IP软核的设计

本文以N8051为例,介绍了用Verilog HDL硬件描述语言进行自顶向下的设计方法及仿真,并分析了N8051的体系结构.     

基于CISC/RISC混合架构的嵌入式MCU设计

CISC与RISC是目前微控制器（MCU）设计的两种主要指令体系。从MCU的架构原理入手分析基于这两种指令体系的MCU的各自功能特点,说明对于不同应用系统所需的嵌入式MCU设计所要考虑的基本问题及关键模块的设计方法。最后,以一款自主设计的八位MCU与CISC型微控制器MCS51、RISC型微控制器PIC16C54的性能作比较,说明基于CISC/RISC混合架构的MCU的一些性能优势。     

兼容51指令的8位MCU IPCORE设计

本文基于目前SOC系统技术的发展情况,设计一个可用于SOC系统的核,该核的指令集完全兼容于MCS-51系列的微控制器.本设计的目的在于提高MCS-51的指令执行速度的同时兼顾面积的考虑,提升其在Soc系统中的应用价值.该IPCORE采用数据总线和指令总线相分离的哈佛总线结构和全新的指令时序以及指令实现方式,并使用PLA硬布线逻辑代替微程序控制,加快了核的速度,提高了指令执行效率.所有的模块都采用vhdl硬件描述语言进行设计描述,使用EDA工具进行功能仿真、综合.     

基于8位单片机的智能型密集架系统设计与实现

智能型密集架是一种有良好应用前景的现代仓储设备。该文介绍了一种应用于档案保管领域的智能型密集架系统，阐述了整个控制系统硬件部分和软件部分的设计与实现。     

一种单片机应用系统的GPRS上网方案

针对8位机系统联网的需求,介绍一种基于MotorolaG20GPRS模块的单片机系统上网方案,详细说明了硬件设计以及具体软件开发流程。     

8位RISC MCU IP软核仿真的新方法

介绍了一种8位RISC MCU IP核的体系结构，采用自顶向下的设计思想对其进行模块划分，分析了流水线及跳转指令操作的实现，提出建立虚拟指令存储器模块对MCU IP核仿真的方案，并给出对虚拟指令存储器初始化的方法，该方法提高了MCU IP软核仿真的效率。     

基于RISC技术的8位微控制器设计

介绍基于RISC技术的8位微控制器的设计与实现。主要包括RISC指令集的选取;取指单元、译码单元、执行单元的设计;取指、译码、回写三级流水线技术的实现。该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通用寄存器、2K×16位的程序存储器、512字节的数据存储器。设计使用可综合的Verilog语言描述,QuartusⅡ软件仿真,FPGA器件验证实现。     

基于16位单片机的手机通讯录的设计与实现

以16位SPCE061A精简开发板为设计平台,通过SPLC501液晶与开发板的连接完成通讯录的显示,利用SPR4096存储芯片实现数据的汉字录入,通过4×4键盘完成通讯录的新增、删除和查询等基本操作,同时借助SPC语音识别函数库为通讯录条目设定语音拨号,实现通讯录的各项功能。