集成CMOS四象限模拟乘法器

给出了一种CMOS型四象限模拟乘法器,该乘法器采用有源衰减器结合吉尔伯特单元结构.利用基于CSMC的0.6μm n阱2p2m工艺SPICE BSIM3V3 MOS模型(level=49)进行仿真,采用单电源5V电压供电.利用HSPICE仿真并给出了仿真的结果及版图实现.     

集成CMOS四象限模拟乘法器

给出了一种CMOS型四象限模拟乘法器,该乘法器采用有源衰减器结合吉尔伯特单元结构.利用基于CSMC的0.6μm n阱2p2m工艺SPICE BSIM3V3 MOS模型(level=49)进行仿真,采用单电源5V电压供电.利用HSPICE仿真并给出了仿真的结果及版图实现.     

电流补偿型CMOS四象限模拟乘法器

本文提出一种电流补偿型四象限模拟乘法器，该电路有两部分组成，第一部分是产生与输入电压Ｖｘ平方成正比的电流发生器。第二部分是迭式Ｇｉｌｂｅｒｔ单元。ＳＰＩＣＥ模拟结果表明在±５Ｖ电源下，两路输入信号在±３Ｖ范围内，其输出非线性小于０．９％。     

±5V高频四象限CMOS模拟乘法器

提出了一种新型四象限ＣＭＯＳ模拟乘法器电路,其核心结构为线性化压控源耦对。基于ＭＯＳＩＳ２μｍｐ－阱ＣＭＯＳ工艺参数的ＰＳＰＩＣＥ模拟结果表明：当电源电压为±５Ｖ,输入范围为±４Ｖ时,非线性误差小于０．９％,乘法运算误差小于１．０％;在±３Ｖ的人非线性误差小于０．４％,乘法运算误差小于０．７％;－３ｄＢ带宽一端为１３０ＭＨＺ,另一端为７２０ＭＨＺ;整个电路静态功耗为４．９０ｍＷ。     

一种高性能的CMOS四象限模拟乘法器

本文介绍了一种带预处理电路的ＣＭＯＳ四象限模拟乘法器，对其预处理电路（有源衰减器及电平位移电路）和乘法器核心电路的非线性误差作了详细的讨论．设计采用３微米Ｎ阱硅栅ＣＭＯＳ工艺，并给出了电路的ＳＰＩＣＥ模拟结果．当电源电压为±５Ｖ时，功耗小于６．５ｍＷ，线性输入电压范围约为±４Ｖ；当输入电压范围限于±３Ｖ内时，总谐波失真和非线性误差均小于０．３３％，－３ｄＢ带宽为１３．０ＭＨｚ和２．２ＭＨｚ；当输入电压范围限于±２Ｖ内时，总谐波失真小于０．１８％，具有良好的性能．     

一种结构简单的低压CMOS四象限模拟乘法器

提出了一种结构简单、采用有源衰减器的低压ＣＭＯＳ四象限模拟乘法器。详细分析了电路的结构和设计原理,给出了电路的ＰＳＰＩＣＥ模拟结果。模拟结果表明,当电源电压为±１．５Ｖ时,功耗小于８０μＷ,线性输入电压范围约为±０．５Ｖ;当输入电压范围限于±０．３Ｖ时,非线性误差小于１．３％;－３ｄＢ带宽约为３．２ＭＨｚ。该乘法器电路可应用于低压模拟信号处理电路中。     

一种基于亚阈值区特性的CMOS四象限模拟乘法器

讨论了基于ＭＯＳ晶体管亚阈值区特性的ＣＭＯＳ四象限模拟乘法器的设计。分析了四种乘法器核的直流传输特性，给出的ＰＳＰＩＣＥ模拟结果验证了理论分析。模拟结果表明，对于电源电压为１．５Ｖ（或±１．５Ｖ），当输入电压范围限于±０．０８Ｖ时，非线性误差小于１％；－３ｄＢ带宽约为３４０ｋＨｚ，静态功耗小于１μＷ。给出的乘法器核可应用在便携式电子系统模拟信号处理电路中，特别适于在神经网络系统中的应用。     

一种CMOS四象限模拟乘法器的设计

本文提出了一种CMOS四象限模拟乘法器。这种乘法器基于MOS晶体管的电流-电压平方关系,采用线性MOS跨导器、悬浮电压发生器和线性MOS电阻完成乘法运算。这种乘法器具有单端输出电压和较好的温度特性。文章比较详细地介绍了电路特点和工作原理,分析了电路的温度性能,并给出了SPICEⅡ的模拟结果。     

CMOS四象限乘法器的精确设计

本文提出了一种新型CMOS四象限乘法器,它基于MOSFET的电流-电压平方律模型,采用电压比例电路及四管单元乘法电路使乘法器能精确完成乘法运算。该乘法器的电路结构简单、精确度高及实现四象限相乘的特点,使之在CMOS通信集成电路,信号处理及运算电子系统中有广阔的应用前景。文中对电路的结构进行了详细分析和设计,并给出了HSPICE-Ⅱ模拟结果。     

全MOS管组成的模拟四象限CMOS乘法器

介绍建立于ＭＯＳ管平方特性，由２８个ＣＭＯＳ管组成的四象限ＣＭＯＳ模拟乘法器。以Ｐ阱ＣＭＯＳ工艺制备的电路在电源电压１／３动态范围内，有最大线性误差小于２％的特性，乘法器带宽为６２ｋＨｚ，在±５Ｖ电源电压下，功耗为５ｍＷ，芯片面积为０．４７ｍｍ２。     

一种宽输入范围CMOS模拟乘法器的优化设计

设计了一种基于CMOS工艺设计的宽输入范围的Gilbert单元乘法器.通过在乘法器的输入端加入有源衰减器和电位平移电路,增大了乘法器的输入范围(±4 V).该乘法器采用TSMC 0.35 μm的CMOS工艺进行设计,并用HSpice仿真器对电路进行了仿真,得到了电源电压为±4 V,以及线性电压输入范围为±4 V时,非线性误差小于1.0%,乘法运算误差小于0.3%,x输入端的-3 dB带宽为470 MHz,y输入端的-3 dB带宽为4.20 GHz的良好结果,整个乘法器电路的功耗为2.82 mW.     

一种低压高线性CMOS模拟乘法器设计

提出了一种新颖的CMOS四象限模拟乘法器电路．该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现。它采用0．18μmCMOS工艺,使用HSPICE软件仿真。仿真结果显示,该乘法器电路在1．8V的电源电压下工作时,静态功耗可低至80μW,其线性输入范围达到±0．3V,-3dB带宽可达到1GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度。     

A CMOS Four Quadrant Current/Transconductance Multiplier

This paper describes a highly linear current four quadrant multiplier. The circuit is designed to operate in a fully differential way. It is based on the square-law characteristic of MOS transistors in saturation region. Experimental results for 2 m CMOS technology are provided.     

一种基于动态阈值NMOS的1.2 V CMOS模拟乘法器

分析了以动态阈值NMOS晶体管作为输入信号的输入晶体管,利用4个动态阈值NMOS和2个有源电阻设计和实现的一种1.2 V低功耗CMOS模拟乘法器电路。该电路具有节省输入晶体管数目、偏置晶体管和偏置电路,以及性能指标优良的特点。其主要参数指标达到:一、三次谐波差值40 dB,输出信号频带宽度375 MHz,平均电源电流约30 μA,动态功耗约36 μW。可直接应用于低功耗通信集成电路设计。     

High Performance CMOS Analog Arithmetic Circuits

Unique designs for CMOS analog arithmetic circuits are presented which perform addition (V₁ + V₂), subtraction (V₂ – V₁), add/invert –(V₁ + V₂), and multiply (V₁ × V₂). The circuit operation is based on the inherent square law of MOS transistor drain current when operating in the saturation region. Key features include: good linearity and accuracy, single ended voltage inputs and output, wide input and output range and no input bias voltages. The circuits can be directly coupled (no buffer) and serve as basic building blocks for analog signal processing implementations such as analog filters and adaptive equalizers. All circuits were implemented in 1.2 m CMOS technology.     

A Symmetric Complementary Structure for RF CMOS Analog Squarer and Four-Quadrant Analog Multiplier

A symmetric complementary structure for CMOS analog squarer and four-quadrant multiplier is proposed and analyzed. Analog squarer and a four-quadrant analog multiplier by utilizing the square-algebraic identity in the MOS triode region are presented. The squarer has a symmetric complementary configuration of the push-pull source follower and provides high performance in terms of linearity, power consumption, frequency response and total harmonic distortion (THD). The squarer, with –3 dB bandwidth of 1.3 GHz, had a nonlinearity error less than 1% over input signal range of ±1 V. The multiplier is basically constructed by voltage subtractors (for differential function of inputs) and sum-squaring as well as difference-squaring core circuits (for multiplication of two differential inputs signals). The multiplier has a nonlinearity error less than 1% over ±0.5 V input range. The circuit provides a –3 dB bandwidth higher than 1.3 GHz and exhibits a THD lower than 1% with a 1 V peak-to-peak input voltage, which dissipating 2.6 mW. The second-order effects including mismatch effects are discussed. The proposed circuits will be useful in various RF analog signal-processing applications.