共查询到20条相似文献,搜索用时 31 毫秒
1.
2.
Turbo码编译码技术 总被引:2,自引:0,他引:2
深入地介绍了Turbo码编译码技术,包括:Turbo码编码器的结构、Turbo码的译码器结构、Turbo码的迭代译码算法和Turbo码的性能及其优、缺点。Turbo码编译码技术以其优异的性能和可实现的复杂度特性定有良好的应用前景。 相似文献
3.
4.
卡氏积码的MDR码和自对偶码 总被引:1,自引:0,他引:1
定义了Z_(r_1),Z_(r_2)…,Z_(r_s)上线性码C_1,C_2,…,C_s的卡氏积码.利用子模同构定理,研究了在Z_(r_1)×Z_(r_2)×…×Z_(r_s)上卡氏积码C_1×C_2×…×C_s的秩与在Z_(r_1),Z_(r_2),…,Z_(r_s)码C_1,C_2,…,C_s的秩的关系,借助这一关系,得到了MDR码的卡氏积仍为MDR码和自对偶码的卡氏积码也为自对偶码. 相似文献
5.
6.
Fountain码编译码技术的研究 总被引:2,自引:2,他引:0
通过从Fountain码的其中一种LT码的度数分布入手进行分析,发现LT码易出现停止集.针对LT码的缺点分别将汉明码和RS码作为Fountain码的预编码对其进行了改进并仿真.仿真结果证明预编码可以降低停止集出现的概率.通过对Hamming-Founta in码和RS-Fountain的仿真对比表明RS-Fountain码具有更高的恢复能力. 相似文献
7.
中国地面数字电视传输(DTMB)标准中的级联码能够有效降低低密度奇偶校验(Low-Density Parity-Check,LDPC)码的误码平层以获得极低的误比特率。基于DTMB标准中LDPC码与BCH码提出了一种性能优越的乘积码构造方案。构造的乘积码不仅性能优于级联码而且编译码复杂度与级联码相当,代价是较大的译码延时与较大的存储量。仿真结果表明,在码率相同且误比特率为1×10-7时,与级联码相比,构造的码长最长的乘积码可获得约0.12 dB的编码增益。 相似文献
8.
低密度奇偶校验(LDPC)码是当前广泛应用的信道编码方式.多进制LDPC码在各类噪声的干扰下,纠错性能仍然极好,是如今信道编码学者重点研究方向.主要研究多进制LDPC码的编码和译码方法,通过软件仿真,分别对比不同编码和译码方法的纠错性能,并分析造成纠错性能差异的原因.主要对一种由二进制LDPC码中元素替换得到的四进制LDPC码,通过软件进行仿真分析,并最终得到5/6码率,采用16符号正交幅度调制(16QAM)方式的四进制LDPC码的编码结构. 相似文献
9.
10.
介绍了现有的两种OVSF多码分配算法,并通过计算机仿真考察了它们在吞吐量、和阻塞率等指标上的性能。仿真结果表明,快速算法和传输所专利算法在吞吐量和阻塞率上的表现一样,但是快速算法更加快速、简单。因此快速算法可广泛应用于以OVSF码作为信道化码的各种DS-CDMA系统中。 相似文献
11.
在这一部份中,系统地讨论了复合测距码的设计思想,全面地论述了这种码子的设计方法,并通过对两个实用系统的剖析,阐明了所述设计思想和方法的适用性。§1—1 脉冲雷达与连续波雷达宇宙飞行技术的出现给雷达技术提出了全新的任务。例如,为保证同步卫星准确同步,要求雷达作用距离达到4万公里,测距精度最好优于1米左右;为实现登月旅行,雷达作用距离应达 相似文献
12.
这里共讨论了四种可用以组成复合测距码的子码,即最长周期序列,周期为P=2×奇数 1的素数的最优二进序列,周期为P=2×偶数 1的素数的准最优二进序列以及周期为13的另一类准最优二进序列。这些序列不仅可用以组成复合测距码,而且在其它方面也很有用处。例如最长周期序列可作为许多通信和控制系统的测试信号,也可用作密码。其余三种序列是导出许多有良好自相关特性的脉冲压缩码的桥樑。 相似文献
13.
针对短码、周期长码直扩信号在不同的时延下伪码序列估计问题,提出了一种基于奇异值分解的盲解扩算法.在已知信息码元速率和伪码周期条件的前提下,算法首先把接收到的直扩信号按照一定长度进行分段构成相关矩阵并对此矩阵进行奇异值分解得出信号子空间,然后根据信号子空间和伪码序列的模糊关系,利用求解的模糊酉矩阵和特定约束条件(如m序列)去其模糊性,最终估计出伪码序列.仿真结果表明,该算法不仅解决了在不同的时延下估计伪码序列带来的问题,而且具有稳定性高、在低信噪比条件下有良好的估计性能等优点. 相似文献
14.
为了克服LDPC的误码平台,可采用BCH码与LDPC的级联。在参考了多种编译码结构的基础上,针对二进制BCH码,介绍了适合码率可变的编译码方法,包括短时延的编码,译码中的伴随式计算、错误位置多项式的计算、错误位置的求解、逆元素的求解和相关控制存储等模块所采用的算法及FPGA实现的硬件结构。通过测试,该算法结构占用FPGA资源适中,整体硬件实现可靠,在工作时钟为150MHz时,数据吞吐速率达到100MHz以上。 相似文献
15.
针对LDPC码的各技术难点进行了联合研究和分析,给出了LDPC码设计和实现的整体思路.首先对随机性构造和确定性构造这两种构造方式加以介绍,然后根据这两个码的特点介绍了相应的现有的两种编码器实现结构并进行对比:基于RU算法的编码器和准循环LDPC码编码器;在译码方面比较了两种常用的译码算法的差别并给出低复杂度高可行性的译码器实现结构;最后,给出了码长6984和8176的LDPC码的编码器及码长6984的译码器在quartus Ⅱ环境中用Stratix系列的EP1S80B956C7片FPGA实现的结果. 相似文献
16.
17.
18.
19.