FPGA在数据采集系统设计中的应用研究

随着数据采集系统对速度的要求越来越高,传统的数据采集系统已经不能适应现在的需求。文中主要以FPGA为核心逻辑控制模块的高速数据采集,在设计中采用了自上而下的方法,从而将FPGA的特点划分为几个模块。从该系统从数据采集系统的总结结构,在数据采集系统中主要器件的选择上进行分析,阐述了FPGA在数据采集系统设计中的应用。     

基于FPGA的数据采集系统

在数据采集领域,基于FPGA的数据采集系统不但具有速度快、容易扩展等特点,而且由于没有MCU的干预,采集实时性高,使它能适合更广泛的应用场合.本文利用FPGA进行数据采集系统的设计,传输控制采用FPGA作为主控元件,详细论述了FPGA内部各个功能电路的设计思路和具体实现过程.     

基于FPGA的高速数据采集系统的设计

传统的以MCU为架构的数据采集系统,在用于高速数据采集时往往力不从心,而FPGA以其并行的数据处理方式,可以更好地满足于工程数据的采集。本文结合高速FPGA的特点,设计了一套数据采集系统,应用FPGA的内部逻辑实现时序控制,以FPGA作为采集系统的核心,对采集到的数据通过USB口传输到计算机。该系统具有电路结构简单、功耗低、数据传输方便等优点,可用于电压、电流、温度等参量的采集系统中。     

基于FPGA的高速数据采集系统设计

针对实际中日益明显的单片机的较慢处理速度与越来越高速的数模转换器速率不能匹配的问题,本文分析了FPGA作为控制单元的特点,在此基础上设计了一个由FPGA控制的数据采集系统。提出了系统整体设计方案,自行设计了FPGA与A/D和MCU的硬件接口电路,并对如何应用FPGA实现数据采集系统的数据采集和数据缓存的逻辑控制,给出了详细的说明。对直流信号、交流信号进行了实际采集,实验数据证明,采用这种方法可以较好满足数据采集系统的实时性、同步性的要求,也增加了系统应用的灵活性。     

基于FPGA的数据采集系统的设计

介绍基于FPGA的高速数据采集系统,设计采用Altera公司的FPGA芯片结合AD7787芯片及USB模块芯片。设计系统具有采集速率快、便携性好、功耗小等特点,对基于FPGA数据采集技术的推广具有现实意义。     

基于FPGA的高速数据采集系统设计

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。     

基于USB2.0的高速数据采集系统

介绍了一种基于USB2.0的高频信号数据采集系统,该系统能够采集高达10MHz的信号,采样频率高达50MHz。系统通过FPGA对AD模块转换的数据进行存储,通过USB2.0串行数据接口完成数据采集系统和PC之间的通信和数据传输。首先阐述了系统的总体架构和硬件,其次介绍了系统的FPGA软件设计和应用软件设计,最后给出了数据采集的测试结果。结果证明该系统能够采集高达10MHz的信号,能够简单方便地实现数据传输。     

基于FPGA与DSP的烟尘污染检测系统设计

针对烟尘污染检测,给出了一种基于FPGA与DSP@多路数据采集处理系统的设计方法,该方法用FPGA并行采集多路AD转换数据,然后将各路采集数据分时输入DSP,再DSP进行峰值幅度估计和校正,最后形成16位测量数据。     

基于Ethernet的线阵CCD数据采集系统

设计了一种基于Ethernet的线阵CCD数据采集系统,通过FPGA对线阵CCD输出的数据进行采集,并通过在FPGA生成的nios2软核中移植μClinux构建具有网络功能的嵌入式系统,然后通过Ethernet将线阵CCD数据传输到上位机.详细介绍了整个数据采集系统的硬件系统和软件,系统的设计和上位机接收软件的设计.实现了基于Ethernet线阵CCD图像采集,传输以及图像的接收.     

基于FPGA的宽带ADC数据采集系统的设计

为了解决射频仿真系统宽带信号采集和处理问题,设计了一种基于FPGA的数据采集系统,系统采用ADC08D1000对宽带信号进行实时采样和转换。该方案采用了模块化设计,设计简单,通用性强,可广泛用于高速系统中的实时数据采集和处理。     

A broadband MVDR beamforming core for ultrasound imaging

The Minimum Variance Distortion less Response (MVDR) beamformer is an attractive alternative to conventional delay and sum (DAS) beamformers in medical ultrasound imaging. However, it is not widely employed in medical ultrasound imaging due to its computational complexity. In this paper, we intend to present a novel broadband MVDR beamformer architecture and its implementation for up to 32 channel ultrasound imaging system. The proposed architecture is based on the subarray MVDR and Dichotomous Coordinate Descent (DCD) iteration based adaptive weight computation. A Field Programmable Gate Array (FPGA) based ultrasound system prototype set up is designed, and the proposed MVDR beamforming Core is emulated on the FPGA. The proposed beamforming core could achieve up to 65.5 fps for a 640 x 480 ultrasound frame. The ultrasound system prototype operates at 20 MHz sampling frequency, and the FPGA implementation resulted in approximately 35% of FPGA resources (Xilinx Kintex-7 410T). Image quality comparisons in terms of Contrast Ration (CR) and Contrast to Noise Ratio (CNR) were performed with MATLAB™ MVDR model ported on the Verasonics™ Vantage-64 ultrasound research platform.     

Frequency Reuse Techniques with a Distributed Antenna System

The performance of cellular networks is strongly limited by inter-cell interference. In order to reduce this interference, several techniques have been proposed, e.g., the frequency reuse techniques and distributed antenna system (DAS). This paper investigates the combinations of hard frequency reuse (HFR) and soft frequency reuse (SFR) techniques with DAS in a unique cell architecture, which are called DAS–HFR and DAS–SFR, respectively. This paper analytically quantifies the performance of the downlink multi-cell for DAS–HFR and DAS–SFR in terms of the average spectral efficiency. This also shows, the most appropriate frequency reuse technique depends not only on the average achievable data rate inside the cell, but also on the guaranteed achievable data rate (the minimum achievable data rate which is necessary to be obtained regardless of geographic location). The results show that DAS–SFR improves the achievable data rate of cell edges in a multi-cell environment as compared to a DAS–HFR when frequency reuse factor 1 is utilized. The results also show that DAS–SFR significantly increases the system capacity as compared to the DAS–HFR when frequency reuse factor 3 is utilized.     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

基于FPGA的微型数字存储系统设计

详细介绍基于FPGA的微型数字存储系统的设计,该系统利用FPGA对Flash存储器进行读、写、擦除等操作．并将写入的数据通过计算机USB接口读入上位机,以此实现数据读出、显示等功能。该系统选用FPGA作为Flash的主控制器,数据传输时一次传送8位（一个字节）或更多,USB接口通信是基于CY7C68013实现的,其控制逻辑主要也是由FPGA实现。该系统设计利用FPGA硬件逻辑编程,可方便灵活地实现高速、大容量Flash程序编写．且USB接口高速传输,支持热插拔,成本低,应用广泛。     

基于FPGA和ARM的实时数据采集显示系统

针对同时满足高速的A/D采集、高速率的数据传输和实时显示且便于携带实际应用需要,研究设计了基于FPGA+ARM的实时数据采集的嵌入式平台。采用FPGA控制A/D完成高速数据采集,通过串口总线实现了平台内部FPGA和ARM之间指令的下达和数据的上传,最终实现在ARM上通过Qt应用程序对A/D采集的数据进行实时显示。     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

科学数据网格中数据传输技术的研究与改进

针对科学数据网格子系统DAS系统2.0版本不能很好地解决海量数据的传输问题,首先分析了DAS2.0版本中所采用的数据传输技术在处理海量数据传输时存在的不足之处,指出了导致出现问题的原因,然后提出了一个集成FTP,HTTP,SOAP,SOCKET等技术的新的数据传输解决方案,阐述了该传输方案中各个模块的设计和在DAS系统新版本中的实现。该传输方案可以有效地解决不同数据量的数据在网格环境下的传输问题,并且提供了多种传输方式供不同类型用户选择使用,具有有效性、易用性和可扩展性等特点。     

FPGA连接检测方法

目前大容量的FPGA多采用BGA封装,当其焊接到电路板上后,引脚连接情况很难检测。本文根据单板上除了FPGA外是否使用其他处理器为依据,将使用了FPGA的单板分为仅有FPGA的单板和包含处理器的单板,根据不同类型单板的特点,给出了FPGA方波输出法和MCU地址数据总线扫描法两种切实可行的检测方法,将这两种方法配合在一起,可以检测出大部分FPGA连接问题。文章还以Altera公司的CycloneIV系列FPGA为例,说明了这些检测方法的实现方式。这些检测方法在单板返修中取得了良好的效果。     

Protocols for optical star-coupler network using WDM: performanceand complexity study

The efficiency of protocols coordinating the data transmission between the transmitter and receivers in a network of stations connected using a passive star coupler, equipped with fixed transmitters and tunable receivers, and using wavelength-division multiplexing is discussed. Two reservation-based protocols with varying degrees of signaling complexity are proposed: the dynamic allocation scheme (DAS), which dynamically assigns slots on a packet-by-packet basis, and the hybrid time-division-multiplexing (TDM) scheme (HTDM), which combines the TDM and the DAS scheme and allows both preassigned and dynamic slot assignment. Analytical results are derived for the delay performance of the two schemes and compared with that of TDM. It is shown that the performance of DAS under ideal conditions is close to optimal, but its signaling costs are exorbitantly high. On the other hand, HTDM has lower signaling needs, but has higher delays when compared to DAS