大规模SoC设计中的高效FPGA验证技术的研究与实现

一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。     

AEMB软核处理器的SoC系统验证平台

随着SoC（Systemon Chip,片上系统）技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

AFDX-ES SoC虚拟仿真平台的构建与应用

随着集成电路技术的快速发展,SoC设计的规模、复杂度和集成度日益增加,给SoC设计的仿真验证提出了巨大挑战。简要介绍了AFDX网络,并结合AFDX终端系统SoC的设计,阐述了软硬件协同设计方法,提出了一种基于虚拟仿真平台的验证方法,详细论述了该平台的构建过程并举例说明了该平台的实际仿真验证应用方式。在芯片设计验证过程中,利用该平台有效地验证了芯片逻辑功能的正确性,保证了仿真验证的覆盖率,缩短了SoC设计验证开发周期,流片结果进一步证明了该方法的正确性,对类似SoC设计具有一定的参考价值。     

验证平台的可重用性分析

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量.SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台IP单独验证平台和SoC系统验证平台.为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC系统验证平台重用.本文对验证平台的元件,如激励、驱动、监视器、脚本等的可重用性进行了分析,并提出了达到最大可重用的验证平台的设计方法,按该方法设计的验证平台的可重用率至少可达到60%.     

一种可重用的验证平台结构

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量。SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台：IP单独验证平台和SoC集成验证平台。为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC集成验证平台重用。文中提出的验证平台结构,可以直接使IP单独验证平台的部分元件,如激励、驱动、监视器、脚本等可以直接为SoC集成验证平台所重用。     

SoC原型验证技术的研究

快速系统原型技术已成为SoC(片上系统)验证的主要手段之一,但大多数的原型描述仍使用Verilog/VHDL语言,描述效率低。以软件编译式系统设计(SCSD)为基础,提出了SoC的原型验证流程,用Handel-C语言描述SoC原型,并直接实现在原型验证硬件上;用SCSD的软件工具、RC1000和RC200硬件平台搭建了一个SoC原型验证系统的样机,并在样机上完成了Lena图像处理SoC的原型验证;在反复试验的基础上,改进了SoC原型验证流程,并设计出了新的原型电路板。     

一种可重用的验证平台结构

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量.SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台:IP单独验证平台和SoC集成验证平台.为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC集成验证平台重用.文中提出的验证平台结构,可以直接使IP单独验证平台的部分元件,如激励、驱动、监视器、脚本等可以直接为SoC集成验证平台所重用.     

基于层次平台的安全SoC设计技术

在基于层次平台的SoC设计方法学基础上,文中提出了安全SoC设计关键技术,主要包括基于可信计算体系结构的安全SoC层次化设计平台、在安全SoC设计中引入独立的安全约束及安全约束映射技术以及安全验证技术。从软件攻击、旁路攻击和物理攻击等角度,定义安全约束并验证防护技术的有效性。文中给出的安全SoC设计技术不仅可以充分重用已有的设计资源,也可充分利用现有的层次平台设计技术及相关辅助设计工具。     

基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

AFDX-ES SoC验证平台的构建与实现

以SoC软硬件协同设计方法学及验证方法学为指导,系统介绍了以ARM9为核心的AFDX-ES SoC设计过程中,软硬件协同设计和验证平台的构建过程及具体实施。应用实践表明该平台具有良好的实用价值。     

Dynamically reconfigurable hardware-software architecture for partitioning networking functions on the SoC platform

We present an issue of the dynamically reconfigurable hardware-software architecture which allows for partitioning networking functions on a SoC (System on Chip) platform. We address this issue as a partition problem of implementing network protocol functions into dynamically reconfigurable hardware and software modules. Such a partitioning technique can improve the co-design productivity of hardware and software modules. Practically, the proposed partitioning technique, which is called the ITC (Inter-Task Communication) technique incorporating the RT-IJC² (Real-Time Inter-Job Communication Channel), makes it possible to resolve the issue of partitioning networking functions into hardware and software modules on the SoC platform. Additionally, the proposed partitioning technique can support the modularity and reuse of complex network protocol functions, enabling a higher level of abstraction of future network protocol specifications onto the SoC platform. Especially, the RT-IJC² allows for more complex data transfers between hardware and software tasks as well as provides real-time data processing simultaneously for given application-specific real-time requirements. We conduct a variety of experiments to illustrate the application and efficiency of the proposed technique after implementing it on a commercial SoC platform based on the Altera’s Excalibur including the ARM922T core and up to 1 million gates of programmable logic.     

基于ESL的MEPG-4解码SoC软硬件协同设计

随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能.     

SoC设计中一种软硬件划分的性能评价方法

介绍了一种在SoC系统级设计中对软硬件划分进行评价的方法。系统层设计中，对设计方案的性能、成本和功耗的准确估计，是取得高质量设计的必要条件。讨论了基于平台的设计中，利用基于事务级仿真的方法对系统的软硬件划分结果进行评价的方法。     

基于OMAP架构的智能手持设备设计

新一代手持设备已经发展成一个复杂的嵌入式系统，其设计也演变成为以专用的SoC为核心，以嵌入式操作系统为软件平台。本文结合手持设备的发展趋势，介绍了TI公司的OMAP1510芯片，以及基于这款SoC的系统设计。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

面向SoC的软硬件协同验证平台设计

针对SoC设计验证的实际需求,介绍一种面向SoC设计的软硬件协同验证平台。平台中软硬件模型分别在不同环境下运行,通过网络实现信息交互。硬件用硬件描述语言实现对系统事务级、RTL级的建模,软件用高级编程语言来编写,使用指令集仿真器完成对硬件的仿真。仿真过程使用不同的进程并行进行,应用进程间通信方式实现仿真器之间的信息交互。     

MiniGUI在HDTV SoC平台上的移植

文在简单介绍高清电视音视频解码平台HDTV SoC和图形界面支持系统MiniGUI的基础上,详细给出了在HDTVSoC平台上移植MiniGUI的思路和所需解决的关键问题,同时为SoC平台的OSD硬件设计了专用的framebuffer驱动程序,并最终实现了MiniGUI在SoC平台上的移植工作,证明了本论文设计的正确性和可行性。