K+对ZnO压敏陶瓷电性能的影响

采用传统的陶瓷工艺,制备了ZnO压敏陶瓷。研究了K+掺杂量对ZnO压敏陶瓷电性能的影响。结果表明:当x(K+)小于40×10–6时,对其电性能几乎没有影响;但若x(K+)超过60×10–6后,由于K+在晶界和三角区的大量偏析,破坏了晶界层的稳定,导致其浪涌电流耐受能力严重劣化。     

氧化热处理对SrTiO3基环形压敏电阻电性能的影响

研究了氧化热处理对SrTiO3基环形压敏电阻电性能的影响。实验结果表明,压敏电压(V1mA)、电压指数(a)和表观电阻率(r)随温度(600 ~ 1 100℃)、时间、氧压的增加而上升;电容量(C)、介质损耗(tgd)随之增加而减少;反之,则相反。由复阻抗测试和扩散机制分析认为:氧化热处理的扩散过程主要发生在晶界,电性能的变化决定于晶界扩散和晶界缺陷行为。     

Nb掺杂对ZnO压敏陶瓷电学性能的影响

研究了Nb2O5对ZnO压敏材料电学性能的影响。当x(Nb2O5)从0增加到1％时，ZnO压敏电阻的击穿电压从209V／mm降至0．70V／mm，40Hz时，样品电阻从0．21MΩ降至48．3Ω，1kHz时的相对介电常数从831增大到42200。晶界势垒高度测量表明：在实验范围内，Nb对势垒高度的影响较小。ZnO晶粒的变大是压敏电压急剧降低和介电常数增大的主要原因。对Nb掺杂量的增加引起样品阻抗减小的根源进行了解释。     

SrTiO3基多功能陶瓷的研究

介绍了ＳｒＴｉＯ３基多功能陶瓷研究的国内外进展，对ＳｒＴｉＯ３基多功能陶瓷的性能、制备工艺、显微和晶界结构等几个方面进行了综合评述，讨论了各种热处理方法的优缺点。     

SrTiO3环型压敏电阻器的研制及商品化生产

采用液氨分解制备的75％H2 25％N2混合气体形成还原性气氛，同时掺杂Nb2O5等添加剂使晶粒半导化，通过在空气中热处理使晶界绝缘，制得SrTiO3环型压敏电阻器，并在国内较早投入大规模商品化生产．笔者对产品进行了常规电性能测试，特殊试验及寿命试验，井与国内外同类产品进行了比较。结果表明：产品主要电气性能达到或接近国外同类产品水平，成品率达到90％以上。     

热处理改善SrTiO3环形元件的性能

通过对SrTiO3环形元件热处理前后三电极间电压的比较，利用晶界势垒模型和导电模型，讨论了正反电压差异的起因，并由此分析了热处理时晶界处电荷分布的变化及其对势垒高度的影响。结果是通过热处理可以使势垒高度变大，电压上升，三电极电压均匀性得到改善。     

空气中烧结制备SrTiO3基压敏电阻器的研究

通过掺杂La2O3,PbO和ZnO,在空气中烧结制备得到了SrTiO3基压敏电阻陶瓷.研究了掺杂剂对该种陶瓷相结构、形貌和电性能的影响,并对在氧化性气氛中制备SrTiO3基半导体陶瓷的方法进行了探讨.结果表明,所制压敏电阻具有高的相对介电常数(εr=(1.51～2.78)×104)和良好的非线性J-E特性(α=5.5～...     

Li~+对ZnO压敏陶瓷电性能和能带结构的影响

采用氧化物固相合成法,制备了掺Li2CO3的ZnO压敏陶瓷。研究了掺Li2CO3量对ZnO压敏陶瓷电性能和能带结构的影响。结果表明:当x(Li2CO3)从0增加到0.50%时,压敏电位梯度从529V/mm增大到2170V/mm。XRD测试发现,掺Li2CO3并未出现新相结构。晶界势垒高度揭示,ZnO晶粒尺寸的迅速减小是压敏电位梯度急剧增高的主要原因。Li+置换Zn2+,将会在禁带中价带的顶部形成附加的受主能级,使能带发生畸变。     

氧化工艺在一次烧成法制备SrTiO_3多功能压敏陶瓷中的作用

通过一次烧成法制备了同时具有压敏及介电特性的ＳｒＴｉＯ３，基半导体陶瓷，研究了氧化温度及氧化时间对其电性能的影响。结果表明，以ＭｎＣＯ３和ＣｕＯ为受主掺杂的试样，在１２００℃氧化１５～２０ｍｉｎ其效果最佳。     

烧结工艺对纳米SrTiO3陶瓷介电性能的影响

采用sol-gel方法制备SrTiO3陶瓷粉体,利用TG-DTA分析SrTiO3干凝胶粉的分解、化合反应,初步确定了SrTiO3陶瓷预烧和烧结温度,采用SEM研究了SrTiO3陶瓷的内部结构,重点探讨了不同烧结制度对SrTiO3陶瓷介电性能的影响。研究表明,当采用在空气气氛下以5℃／min的升温速率直接升温至1000℃,保温0．5h,再降温至750℃保温0．5h后随炉冷却的烧结工艺,SrTiO3陶瓷纯度高,致密性好,晶粒粒径小于100nm,且具有良好的介电性能,低频下相对介电常数高达3000左右。     

Sr/Ti及TiO_2晶型对SrTiO_3陶瓷性能的影响

在一定范围内变动锶钛摩尔比r(Sr/Ti)仍然可以得到性能良好的SrTiO3晶界层电容器,但施主添加物Nb2O5、La2O3及烧结剂SiO2的加入量应作相应变动。当r(Sr/Ti)=1时,Nb2O5与La2O3以等摩尔比加入为佳;当TiO2过量时Nb2O5宜减少;而当SrO过量时则La2O3应减少,并适当增加SiO2。r(Sr/Ti)在0.994~0.998时粉料有比较合适的松装密度,烧成试样有较低的电阻率(0.2~0.3 Ω·cm),晶粒尺寸为40~50 mm且比较均匀,氧化处理后瓷片有较理想的综合介电性能:er = 55 000~68 000,tgd <1?02,r50v >5?010 ·cm,VB(DC)≈600 V/mm,|腃·C1| (25~+125℃)<10%。相对于金红石相(R),锐钛矿型(A)TiO2与SrCO3的反应活化能更低,可以不经过SrCO3分解过程而在较低温度下直接合成SrTiO3。固相反应机理的差别导致瓷体微观结构差异,在调整r(Sr/Ti)的同时调整TiO2原材料中的金红石相(R)与锐钛矿相(A)之比可得到更理想的晶界层电容器瓷体。     

环形钛酸锶元件电性能的控制研究

研究了不同LiOH掺杂量和烧结温度对环形钛酸锶元件电性能的影响。实验结果表明,随着LiOH含量的增加,压敏电压先降低,后升高,在x(LiOH)为4.5%时,电压呈现最低值;同时,烧结温度也是影响电性能的重要因素之一,1400℃是电性能发生明显变化的转折点。借助SEM对样品进行了观察和分析,发现LiOH主要是通过影响晶界的行为来控制元件宏观的电性能。     

非气氛炉烧结SrTiO3基环形压敏电阻器

鉴于气氛炉设备昂贵,笔者提出用非气氛炉烧结SrTiO3基环形压敏电阻器。并研制了与之相匹配的SrTiO3基环形压敏电阻器双功能(电容–压敏)瓷料。采用电子陶瓷常规设备(箱式炉或隧道炉)与工艺技术,制备了电性能符合标准要求的SrTiO3基环形压敏电阻器产品:V10mA=3.0~30.0V,α=3~9,C=15.0~140nF。结果表明:非气氛炉烧结技术,具有成本低、易操作、效率高的优点。     

氧化热处理SrTiO3压敏电阻的电容弥散频率

经测量氧化热处理后SrTiO3压敏电阻的电容频率和复阻抗,结果表明:升高热处理温度提高压敏电压时,电容弥散频率显著降低,晶粒电阻明显增大。由电容频谱曲线的主要特征判断,界面驰豫极化机制主导这一电容弥散区。界面驰豫方程确定的特征驰豫时间和电容弥散频率计算式,与晶粒和晶界的电物理参数相关,弥散频率的计算值与实验结果定性相符。热处理温度升高使氧过度向晶粒体内扩散,导致晶粒电阻明显增大,是弥散频率降低的主要原因。     

SrTiO3基陶瓷多功能变阻器的研制

SrTiO_3基陶瓷变阻器是一种新型的多功能元件.它具有电容器和变阻器双重功能.这种变阻器采用传统的陶瓷工艺制造.其中关键的工艺是半导体化和绝缘化.本文简要介绍SrTiO_3基陶瓷变阻器的制造工艺和性能.     

SrTiO3片式化压敏-电容双功能元件研究

阐述了SrTiO3片式化压敏一电容双功能元件的制作工艺、陶瓷成分及结构，并讨论了陶瓷成分、结构及烧结工艺对元件压敏、电容性能的影响。     

一次性烧成晶界层半导体陶瓷电容器

采用一次性烧成技术研制了晶界层半导体陶瓷电容器,在瓷料配制过程中先后加入施主杂质和含有受主杂质的晶界助烧剂,两者在还原烧成时促使晶粒生长并半导化,助烧剂在氧化时有利于晶界绝缘层形成。在一台联体烧成设备中,采用大梯度温度和气氛变化,连续完成还原烧成和氧化处理。还原烧成时,升温速度大于400℃/h。在还原烧成温度下保温后,立即在几分钟内,从还原气氛转到氧化气氛,同时降温300℃以上。整个烧成过程中,瓷体全部是堆烧(叠烧10～20层),生产效率比二次烧成提高10倍以上。     

SrTiO3压敏电阻的化学蜕变

借电化学注氢的方法研究了 SrTiO_3 压敏电阻器在潮湿环境中的蜕变机理,即以 SrTiO_3 压敏电阻器的电极作为阴极在 0.01 mol/L NaOH 的溶液中进行水的电解。结果表明:该处理使其漏电流和介质损耗增加,非线性变差,丧失压敏特性。但通过一定的热处理之后,其压敏性能又可恢复。水电解产生的 H 原子向陶瓷颗粒边界扩散、化学吸附,破坏其绝缘阻挡层,造成失效。并对蜕变机理进行了探索。     

还原气氛对表面层陶瓷电容器介电性能的影响

在材料组成、烧结工艺不变的情况下，系统研究了还原气氛对Y5V、Y5u、Y5P型表面层半导体陶瓷电容器瓷片半导化电阻率、瓷片介电性能的影响。研究结果表明，半导体陶瓷电容器的容量变化率强烈依赖其还原气氛，无论是Y5V、Y5u还是Y5P瓷片均有类似的变化规律。氧分压降低，电容器的电容量温度变化率△C／C变小，当H2：N2比例大于20：100时，瓷片的△C／C不再变化，大约为空气烧结瓷片△C／C的88％。在不改变瓷料组成、烧结温度的情况下，通过还原气氛的适当控制，可改善Y5V、Y5u、Y5P型表面层半导体陶瓷电容器的电容温度特性，而其他介电性能基本不变。