基于FPGA的DDR3用户接口设计

本文详细介绍了在 Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核实现高速率DDR3芯片控制的设计思想和设计方案。针对高速实时数字信号处理中大容量采样数据通过DDR3存储和读取的应用背景,设计和实现了适用于该背景的控制状态机,并对控制时序作了详尽的分析。系统测试结果表明,该设计满足大容量数据的高速率存储和读取要求。     

航电FC接口板存储模块设计与硬件电路实现

航电光纤通道接口板是实现航电系统统一网络的基础,在高速传输过程中,光纤通道接口板需要及时对未处理的帧进行缓存。文章基于DDR2的大容量、高速率存储模块为这一问题提出了解决方案。对DDR2的功能及结构进行了简要阐述,根据输入和输出需求,设计实现了DDR2芯片组电路,采用FPGA IP核实现DDR2控制器,测试仿真控制器的读写时序。测试结果表明,所设计的DDR2控制器能够按照规则的时序进行操作,实现了高速读写,可以实现功能集成并节约成本,很好地满足光纤通道接口板的设计需求。     

基于IP的存储网络技术

介绍了存储局域网(SAN)和附网存储(NAS)特点,讨论了网络存储的发展趋势———基于IP的存储网络技术,并与光纤通道(FC)协议的存储局域网作比较,分析其优势,另外讨论了基于IP的存储网络的关键技术,并给出了有关实现方案。     

FCIP：贯通SAN的存储高速路

FCIP(Fiber Channel over IP)是指基于IP协议的光纤通道技术。它充分利用光纤通道(FC,Fiber Channel)与IP技术之间的互补优势,将存储领域推向了网络化的新阶段,构成了存储区域网(SAN,Storage Area Network)的基础。 走出DAs的桎梏 传统的计算机存储模式基本上都是以服务器为中心的,存储设备(包括磁盘阵列、磁带库以及光盘等)作为服务器的外设使用,这种模式称为直接存储模式(DAS,Direct-attach Storage)。在该模式下,服务器之间交换数据或向磁带库备份数据都是通过     

基于FPGA的高速数据采集系统的设计与实现

为了解决高速数据采集过程中的数据量大、实时性、传输速率等问题,提出了一种基于FPGA的高速数据采集系统的实现方案.该方案以FPGA作为主控芯片,实现模拟信号通道的可控、A/D转换控制、DDRⅡ SDRAM数据缓存、PCI总线数据的传输四个主要功能,系统采用Verilog HDL语言,通过Quartus Ⅱ6.0软件编程来实现IP核的控制,从而实现多个ADC08B200芯片进行数据采集,通过DDRⅡ SDRAM进行数据缓存,将数据通过PCI总线传输到PC机.系统经过PC机的测试软件,能够很好地完成高速数据采集系统的任务要求.     

企业如何部署“第二网”—SAN

现有网络存储技术一般有以下三种:DAS(直连存储)、NAS(附加网存储)、SAN(存储区域网)。在这三种技术中,以光纤通道互联的SAN技术近几年发展变化最大,SAN是独立于服务器网络系统之外,几乎拥有无限存储扩展能力的高速存储网络。这种网络采用高速的光纤通道作为传输媒体,以FC+SCSI的应用协议作为存储访问协议,将存储系统网络化,实现了真正高速共享存储的目标,其显著的标志是开放性有了明显的改进。SAN作为新兴的存储解决方案,以其加快数据传输速     

基于Virtex-5的DDR2内存条存储管理

详细介绍了在Xilinx Virtex-5系列FPGA中利用MIG2.0 IP核实现高性能的DDR2 Dual Rank内存条控制器的设计原理以及这种设计结构的独特性。针对实时数字信号处理系统需要大规模且高速的测试数据,以此平台为基础,在用户层实现了适合本应用背景的控制状态机。系统测试结果表明,该设计满足大容量存储和高速输出的要求。     

博科推出业界首个,也是唯一一个全面控制SAN和口网络的统一管理平台

近日,博科推出业界首个、也是唯一一个用于SAN和IP网络的统一网络管理平台。新平台跨博科光纤通道存储区域网络、IP网络、以太网光纤通道（FCoE）网络、无线网络和多协议标签交换（MPLS）网络而提供易于使用的单一管理解决方案。     

IPStor立足以太网

Falconstor 公司推出的 IpStor 1.0软件把虚拟存储技术和 SAN-over-IP 技术有机地融合为一体,它采用FalconStor 公司设计的专有 SAN/IP 协议,通过 IP 网络连接服务器系统。采用 SAN/IP 方案,技术人员就可以充分利用企业的现有千兆以太网传输存储数据流量,而无需再度建立独立的、昂贵的光纤 SAN。SAN/IP 协议是一种类似 Nishan 公司设计的城域光纤通道协议(Metropolitan Fibre Channel Protocol)的storage-over-IP 协议,通过 UDP(用户数据包协议)传输数据。一旦该协议最后确定下来,相信到今年年末FalconStor 将把它应用到 iSCSI 之上去。今年4月正式上市的 IPStor 售价大约为每存储控制器(FalconStor 给其 SAN 管理器单元所赋予的名称)1万美元,该产品功能是获取系统光纤通道存储资源的控制权并把存储资源提交给请求这些资源的服务器和客户机。在我们的测试中,安装容错 IPStor 存储管理单元相     

DDR SDRAM控制器的设计与实现

DDR SDRAM存储器已经得到广泛的应用。本文详细分析了DDR SDRAM控制器的结构和关键技术，并介绍了基于Altera FPGA的DDR SDRAM控制器实现。我们在深入分析DDR存储控制器工作原理及其内部结构后，直接使用Altera公司提供的IP核，在QuartusⅡ5．0开发环境中调用MegaCore（Altera公司的IPcore），根据具体应用需求进行了DDR SDRAM控制器的设计并加以实现。     

DDR2 SDRAM控制器接口的FPGA设计及实现

DDR2 SDRAM是第二代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。DDR2芯片的控制较为复杂,为了解决DDR2芯片的驱动及功能验证问题,在介绍了其特点和工作机制的基础上,提出了一种简化的工作流程图,进而给出该控制器的总体设计、FPGA器件的引脚分配及验证方法。其中验证方法采用Verilog HDL硬件描述语言构建了DDR2控制器IP软核的测试平台,通过ModelSim软件对DDR2仿真模型测试无误后,再使用QuartusII软件的嵌入式逻辑分析仪工具SignalTap II抓取FPGA开发板实时信号。开发板上的验证结果表明：DDR2芯片初始化成功;其引脚上有稳定的读写数据;在双沿时钟频率200MHz下,写入数据和读出数据一致。故DDR2控制器设计达到要求,且控制器接口简单、工作稳定、移植性强。     

基于以太网MAC的数据传输系统设计

利用FPGA(含MAC硬核)和外接PHY芯片提供了一种数据高速传输的实现方案。整个系统由发送模块、接收模块、用户控制模块以及MAC控制器IP核所组成,其中发送模块采用状态机控制数据发送,实现了数据的封装与传输。     

面向高速数码印花机的实时图像数据转置方法

针对PC无法实时按位转置大量图像数据而限制了数码印花机输出带宽和喷印速度的问题,设计了基于PowerPC处理器和Virtex-5系列FPGA的高速数据处理系统,运用FPGA实现了高效转置运算。为FPGA例化三个独立的DDR2控制器,通过控制器间的协同工作提高系统输出带宽;设计按位转置单元,将图像数据分块转置,利用DDR2控制器的突发传输高效地读写数据。性能测试结果表明FPGA的输出带宽高达327 Mb/s,数码印花机的喷印速度达249 m2/h,相比PC处理系统,在同等条件下性能提升明显。     

一种高效率的多天线信号检测方案的设计与实现

为了满足现代无线通信系统对于信号检测环节高吞吐、低资源消耗的设计需求,针对现有方案从组合逻辑、数据处理能力、模块耦合度等方面进行优化并提出一种高效率的多天线信号检测方案。该方案结构精简、易于流水线实现,结合DDR3高速读写数据的优势并采取基于AXI4-Stream接口封装的技术,极大地提高了检测环节的数据处理效率。以ZYNQ-7100为硬件平台,通过仿真验证了该方案的准确性及优越性。该方案为现有LTE-A系统基带核心处理部分提供了解决方案,同时对其他信号检测类产品IP的设计也有一定参考意义。     

TD-LTE系统中数据转存技术的研究及实现

基于对TD-LTE系统中数据存储及传输技术的研究及分析,提出了一种下行链路处理的系统实现方案,并在Virtex-5系列FPGA芯片中完成DDR2 SDRAM控制器的设计及优化.该技术方案应用于TD-LTE无线综合测试仪中,完成下行链路大容量高速数据的接收和发送,实现硬件资源共享,其处理速度和数据精度满足TD-LTE测试...     

实时工业以太网无线通信节点的设计与实现

实时控制网络是新型网络化、智能化工业装备的重要支撑技术。在研究POWERLINK实时工业以太网协议的基础上,以FPGA为核心,设计和实现了一个实时无线通信嵌入式硬件节点。其中,以FPGA作为实时网络协议栈处理单元,采用并行接口与主控单元实现高速数据交互,并基于典型射频模块实现无线数据传输接口,可支持高速无线数据传输。通过所集成POWERLINK IP核的实时链路层管理机制,实现了工业网络中多节点间数据的无线实时传输。     

高速动态图像目标识别算法的设计与实现

为了实现对高速动态图像进行稳定的快速识别,并将识别出的目标图像传给上位机,应用优化的背景差分原理,设计并验证了一种可并行计算的高速动态目标识别算法,利用FPGA作为主控芯片实现了有效图像的高效采集以及实时传输功能;首先该系统采用流水线处理方式实现对数据的实时采集,然后利用乒乓操作来实现目标识别算法,通过对DDR3进行分页操作,将识别后的动态目标图像进行缓存,最后采用USB3.0芯片实现上位机与FPGA进行实时传输数据;实验结果表明,所设计的动态目标高速识别算法可以有效识别出6 mm的BB弹,捕获率高达99%,同时该系统可以实现动态目标数据的实时传输。     

便携式数据采集器的数据传输控制系统设计

当前数据采集器在数据传输过程中,存在数据传输效率低,数据安全性得不到保障等问题。现在针对这些问题,设计了一种便携式数据采集器的数据传输控制系统。数据传输控制系统通过FPGA转换器接口对数据进行采集,将采集到的数据除杂并存储在DDR2 SDRAM中,然后将这些数据应有核心处理的FIFO芯片进行处理,保障数据传输过程中的数据传输效率。对系统的数据传输效率与丢包率进行实验,实验结果表明,便携式数据采集器的数据传输控制系统有效减小数据丢包率,对于数据攻击的控制准确度达到98.92%。     

DM6467与DDR2之间的PCB布线及信号完整性分析

在以DM6467为核心芯片的视频处理系统的PCB制作中,DM6467与DDR2之间的PCB布线及其信号完整性分析占据了重要地位,决定了整个系统成功与否.由于DM6467和DDR2部具有相当高的工作频率,所以他们之间的走线必须满足高速PCB布线规则,还要结合实际系统中的层叠、阻抗等,采取特殊布线方法.对于系统中的端接、串...