基于流水线技术的数字下变频器设计优化

数字下变频器(Digital Down Converter,DDC)是雷达数字接收机的重要组成部分,其功能是将数字化的雷达中频信号进行下变频至基带。DDC主要完成星载微波散射计的正交解调,滤波和降采样算法。出于星载应用对可靠性和芯片资源的要求,选择Actel基于FLASH技术的FPGA芯片,并采用基于流水线技术和简化的正交解调及分布式滤波的算法来实现DDC模块功能。     

基于正交混频的数字下变频技术研究

数字下变频(DDC)是软件无线电的关键技术之一,可以将宽带大数据流信号变成窄带低数据流信号,以便后端DSP实时处理;讨论了基于正交混频的数字下变频实现技术.并将它与直接抽取的数字下变频进行对比,显示出其优势,详细给出了数字振荡控制器(NCO)、信号频谱搬移、抽取前的抗混叠滤波器及整数倍抽取的设计方法;通过对一中频信号进行基于正交混频的数字下变频的仿真试验,结果正确解调出了原始信号;表明这种技术简单可行,有较高的实用价值.     

基于高速采样的实时DDC架构技术

近年来,随着混合域示波器技术的发展,示波器既要实现传统示波器的功能,又要实现频域、调制域功能,这样在数字域信号处理中需要实现实时数字下变频（DDC）功能,实时DDC技术是实现示波器向频域和调制域功能扩展的基础,可以实现示波器的增值应用,大大扩大示波器的应用领域。本文根据高速信号采样的特点,给出了实时DDC技术架构,该架构由数字正交混频、FIR1-FIR3滤波器、HB1-HB10滤波器组成,对于20GSa/s采样数据流而言,最高支持1.25GSa/s I/Q数据流输出,最低305 kSa/s I/Q数据流输出,可满足绝大多数应用场景。对数字正交混频、FIR1滤波器、FIR2滤波器、FIR3滤波器、HB滤波器进行详细设计分析,给出了实现架构,对于FIR和HB滤波器,还给出了最佳滤波器阶数及其幅频响应曲线。对于数字正交混频、FIR1-FIR3滤波器,由于其数字速率超过了FPGA正常工作时钟范围,通过多路并行处理的手段实现信号处理。最后使用矢量信号分析软件对DDC的13种I/Q速率下的EVM性能进行了评估,分别评估了载波频率1.5GHz和3GHz的EVM性能,通过评估,EVM值大部分集中在0.5%以下,可满足使用需求。     

WCDMA直放站数字下变频的FPGA实现

数字下变频器（Digital Down Converter,DDC）是WCDMA直放站的重要组成部分,它将高速采样的数字中频信号下变频到基带,然后进行抽取,低通滤波。重点研究了数字下变频器的数控振荡器NCO和半带滤波器的原理和硬件设计仿真,通过FPGA芯片Virtex-6 XC6VLX75T设计实现了适用于WCDMA直放站的数字下变频器,并对其进行硬件仿真与验证。     

基于FPGA与DSP的数字下变频技术实现

本文通过FPGA器件与DSP器件协同工作的模式来实现数字下变频（DDC）,完成了工程实现,给出了在特定输入信号下的DDC输出结果。在设计初期阶段,利用Matlab设计系统整体方案并完成模块划分,还对模块建模及优化。FPGA器件采用Xilinx公司Spartan-3ADSP系列的XC3SD3400A,而DSP器件则采用TI公司的TMS320C6416T。     

UNITROL ∑系列数/模综合仪表控制系统

日立公司的∑系列是综合仪表控制系统。它的最大特点之一是把模拟测试仪表和数字测试仪表密切相结合,它既包含了通常的模拟调节器,也包含了程序控制和直接数字控制(DDC)等数字系统。其中微计算机被广泛使用作为程序装置和 DDC 的运算中枢,或是作为智能终端的运算部分,这就使微计算机成了∑系列的一大支柱。     

软件无线电中前端数字下变频的研究

本文在讨论软件无线电的基本原理、结构、特点以及关键技术的基础上,研究了软件无线电数字前端中的数字下变频(DDC)技术。     

多通道雷达数字接收机数字下变频设计

提出一种基于时分复用原理的双频段多通道数字接收机DDC模块的设计方法,并利用FPGA的数控振荡器和FIR滤波器的IP核完成了DDC模块的设计与实现。仿真结果表明,该设计实现了数字混频、抽取和滤波的功能,与其他设计方案对比表明,本方案有效地减少了FPGA资源的使用量,降低了硬件设计的复杂度,节约了硬件成本。     

惠普工作站与DCC——访惠普工作站产品经理李晓波

所谓DCC，就是Digital Content Creation，即数字内容创作。除了纯粹的数字艺术创作之外，国内DDC涉及的产业领域包括广告、视频包装、影视制作、游戏，建筑特效、动画设计等。DDC是一套经过专门设计的软硬件结合的解决方案，该领域过去几乎为SGI一家独占。然而仅过了几年的时间，惠普公司就已经成为了新的领导者之一。     

基于FPGA的数字下变频器设计

本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好地可编程性和灵活性,从而满足不同的工程设计需求。     

残留频差对自适应阵列天线的影响

自适应阵列天线可以通过数字下变频实现信号正交化,把中频数字信号转换到零中频,然后进行加权求和。分析了变频过程中因没有进行载波同步所导致的残留频差对自适应阵列天线算法的影响。通过详细的理论分析表明,只要上、下变频采用相同本振,残留频差对算法并没有影响,即使对带通采样系统,该结论同样成立。对频谱、阵列增益的仿真证明了理论分析的正确性。     

基于FPGA的数字下变频器设计

设计和实现了基于FPGA的可编程数字下变频器（DDC）,用于宽带数字中频软件无线电接收机中,主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法,将整个下变频器划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。     

一种改进型数字下变频系统的设计与实现

在DDC工作原理的基础上,对其结构进行了模块化设计,在包括了多速率信号处理的同时,提出采用NDA（None-Data-Aided,非辅助数据）频偏估计算法的载波恢复改进DDC系统。在详细描述各模块的方案设计后,通过使用System Generator,完成改进后DDC系统在FRS（Family Radio Service,家庭无线电服务）中的应用仿真,验证了NDA频偏估计算法的正确性和可行性,表明了该系统在软件无线电接收机中的适用性。     

一种可变带宽数字下变频器设计与实现

针对数字下变频器资源消耗多、信号处理时间长、运算效率低和难以处理多种带宽信号等问题,在研究数字下变频和多相结构运算特点的基础上,提出一种多相带通滤波结构设计,并利用恒速乘法、乘法器复用和多速率输入输出控制等技术实现了这一结构。软硬件仿真表明:该结构不仅能够实现多种带宽信号的正交数字下变频,而且,具有很高的运算效率和硬件资源利用率、较短的信号处理时间。     

一种高效多模式雷达数字下变频的设计

针对雷达系统不同带宽工作模式共用同一个信号接收前端的应用需求,提出一种可以适应多种带宽要求的高效数字下变频设计。混频器的设计采用了采样率等于四倍中频的采样技术,滤波器采用了并行抽取滤波与多级滤波相结合的设计方法。根据雷达不同工作模式对滤波器的性能需求,设计了一种能适应不同带宽数字信号滤波要求的滤波器结构。基于Xilinx FPGA设计平台,完成了具有三种工作模式的DDC设计实例,并通过实验数据分析,验证了设计方法的正确性。     

无线通信系统数字变频算法设计与实现

数字下变频是射频拉远单元（RRU）中重要组成部分。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器、级联补偿滤波器、级联根升余弦滤波器的多级抽样频率算法。参考移动通信系统参数提出了一种基于Xilinx Spartan6系列FPGA XC6SL9-2CSG256数字下变频实现方案,实现了高速、高性能的数字下变频。完成了系统的软、硬件实现,并通过综合仿真与测试验证了系统的正确性。     

数字下变频的FPGA实现

运用EDA设计方法,研究了基于FPGA的数字下变频算法,用DA算法对其中的滤波器进行了优化,并对算法作了软件仿真。