一种基于Impulse C的素域椭圆曲线点乘快速算法

针对大素数域椭圆加密点乘算法进行改进,在标准投影坐标系下分析固定基窗口NAF法,找出了制约此种方法的因素,通过对其基的灵活选用,并且加入滑动窗口,改进固定基窗口NAF法得到点乘运算的快速算法。利用Impulse C语言将改进前后的点乘算法函数进行并行优化编程实现,并将整个点乘运算的C代码生成高效的VHDL代码,利用StageMaster Explore对生成的VHDL代码进行分析。最后使用Xilinx ISE1 2.4对其进行综合仿真,在Xilinx Virtex-5 xc5vfx70t的硬件平台上实现了点乘算法的验证,验证结果表明本文的改进算法有效的提高了点乘运算的速度。     

基于FPGA的BLAS加速系统的设计与研究

采用FPGA来加速应用软件的关键算法执行,是一种有效的提高计算机系统运算速度的方法.通过把高性能计算算法中固有的并行运算部分硬件化来实现应用加速.本文主要讨论使用FPGA来实现BIAS数学库的加速,对其中最耗时的dgemm算法做了加速,并且设计了基于FPGA的加速系统.     

SAR图像峰——斜双参检测法的FPGA实现

在SAR图像中检测舰船本身或其尾迹时,往往运算量非常大,为了满足未来业务化操作中高速和实时性的要求,本文提出了一种基于FPGA的硬件实现方法,提出了应用VHDL在ALTERAStratixIIep2s30芯片上实现检测中复杂的并行运算。内容包括软件仿真和硬件实现。     

SAR图像峰--斜双参检测法的FPGA实现

在SAR图像中检测舰船本身或其尾迹时,往往运算量非常大,为了满足未来业务化操作中高速和实时性的要求,本文提出了一种基于FPGA的硬件实现方法,提出了应用VHDL在ALTERA StratixⅡ ep2s30芯片上实现检测中复杂的并行运算.内容包括软件仿真和硬件实现.     

域椭圆曲线点乘的VLSI实现方法研究

为了实现椭圆曲线密码算法的高效性,提出了基于优化的底层有限域算法的点乘设计方法;基于对二进制有限域运算的研究,提出并行模乘算法和基于欧几里得算法的右移求逆算法,并在实现中进行优化,在此基础上采用蒙哥马利算法实现点乘的快速运算;根据该算法,提出了ECC硬件电路实现方法,并用Verilog RTL进行逻辑设计,最终在Xilinx的XC7A100T FPGA硬件平台上验证实现;通过仿真测试、综合验证和时序后仿真的结果分析,所设计电路的时钟频率可以达到110 MHz,运算速度可达2.92 ms,证明了设计的有效性和可行性。     

基于Coq的矩阵代码生成技术

矩阵程序在智能系统中扮演着越来越重要的角色.随着矩阵应用的复杂性日益增加,生成正确矩阵代码的难度也在不断变大.并行硬件能够极大地提高矩阵运算的速度,然而,使用并行硬件进行编程以实现并行运算,需要编程人员在程序中描述功能以及如何利用硬件资源来交付结果.这些程序通常是命令式语言,难以推理并且重构,以尝试不同的并行化策略.在Coq中实现了由高级矩阵算子到C代码的矩阵表达式代码生成技术,其能够将带有执行策略的函数式矩阵代码转换为高效低级命令式代码.未来,将把矩阵的形式化同矩阵代码自动生成融合在一起,对矩阵代码转换的过程进行形式化验证,以保障生成的矩阵代码的可靠性,为实现基于矩阵形式化方法的高可靠性深度学习编译器的研制打下基础.     

基于JavaCC的C代码自动并行化的设计与实现

针对当前大量遗产代码无法重复利用的问题,设计一种新的编译工具将C的串行代码转换为基于MPI+OpenMP的混合并行编程代码,降低了并行编程的开发成本。首先,通过对JavaCC的优化,实现一种可以解析C语言的词法和语法分析器,进行源代码分析并生成抽象语法树;其次,根据语法树对源代码进行控制依赖性和数据依赖性分析,产生可并行化的语句块分区;再次,按照提出的并行代码生成方法得到目标代码;最后,基于Visual Studio 2010构建目标代码仿真验证环境。实验结果表明,该工具可以较为理想地实现串行代码自动并行化,与手工编写的代码在加速比上的误差为8.2%~18.4%。     

基于VHDL语言的参数化设计方法

随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。     

基于代码转换的Zynq-SoC高级综合优化方法

为了提高基于FPGA平台的SoC设计方案的开发速度和运行性能,提出一种基于高层次代码转换的高级综合优化方法.首先将高级语言算法进行软硬件划分,确定在硬件上执行的部分;然后针对在硬件上执行的算法部分,通过代码转换去除函数间数据依赖性、提高循环体并行性,并对循环体进行流水线化;最后将优化方法应用到Alpha-beta搜索算法,完成Blokus-Duo设计.实验结果表明,该方法将高级语言描述自动转化为适于高级综合工具优化的代码模式,提高高级综合生成电路的性能,优化后高级综合生成电路的速度比优化前提高了14倍.     

基于FPGA的多项式基下二进制域ECC点乘设计

文中基于经典蒙哥马利点乘算法,通过算法改进,模乘采用部分并行设计,在射影坐标系下实现模逆算法。通过VHDL语言进行设计描述,完成了椭圆曲线底层的模乘、模逆的模块设计,并通过一系列的状态机调用各个模块组合,最终完成点乘运算的设计。整个系统结构进行了优化处理,最终在Cyclone系列的EP2C35F484C5上,利用QuartusⅡ平台分析得出时钟频率为50．3MHZ,逻辑单元个数为25044个。     

基于FPGA的Fm2域椭圆曲线点乘的快速实现

椭圆曲线点乘的实现速度决定了椭圆曲线密码算法（ECC）的实现速度。采用蒙哥马利点乘算法,其中模乘运算、模平方运算采用全并行算法,模逆运算采用费马·小定理并在实现中进行了优化,完成了椭圆曲线点乘的快速运算。采用Xilinx公司的Virtex-5器件族的XCV220T作为目标器件,完成了综合与实现。通过时序后仿真,其时钟频率可以达到40MHz,实现一次点乘运算仅需要14.9μs。     

高基Montgomery模乘阵列结构设计与实现

提出了两种高基Montgomery模乘线性阵列结构。两种线性阵列结构分别利用两种不同的并行化开发方法，沿不同的循环维度进行任务分配和调度，都能够充分开发算法的流水线并行。在Xilinx XC5VLX330 FPGA上实现了两种256位宽、基为216的模乘阵列结构。实验结果表明，两种结构具有84个时钟周期的延迟，吞吐率分别为1/17和1/21，与相关结构相比吞吐率更高。两种结构在性能和实现代价间能够达到合理平衡。     

GF(2233)域上正规基模乘算法的FPGA实现研究

已有的对正规基模乘算法的研究大多针对较小的有限域，不利于将其直接扩展到像GF（2^233）等大有限域中进行FPGA设计实现。为在FPGA上实现正规基下的模乘算法，给出了一种在速度和资源两方面可以折衷的方案以及具体的FPGA实现算法，并实现了硬件描述语言程序设计。在Xilinx的FPGA器件的基础上，完成算法的仿真、综合、布局布线试验。试验表明，实现的模乘算法方案较其它方案更适合于FPGA编程实现。     

High performance hardware support for elliptic curve cryptography over general prime field

Secure information exchange in resource constrained devices can be accomplished efficiently through elliptic curve cryptography (ECC). Due to the high computational complexity of ECC arithmetic, a high performance dedicated hardware architecture is essential to provide sufficient performance in a computation of elliptic curve scalar multiplication. This paper presents a high performance hardware support for elliptic curve cryptography over a prime field GF(p). It exploited a best available possible parallelism of elliptic curve points in projective representation. The proposed hardware for ECC is implemented on Xilinx Virtex-4, Virtex-5 and Virtex-6 FPGAs. A 256-bit scalar multiplication is completed in 2.01  ms, 2.62  ms and 3.91  ms on Virtex-6, Virtex-5 and Virtex-4 FPGA platforms, respectively. The results show that the proposed design is 1.96 times faster with insignificant increase in area consumption as compared to the other reported designs. Therefore, it is a good choice to be used in many ECC based schemes.     

基于FPGA椭圆曲线密码体制的研究

对基于FPGA椭圆曲线密码体制的实现进行全面研究,在Xilinx的FPGA上实现了二元有限域和椭圆曲线点运算的所有算法。将模乘算法、模逆算法、曲线点加算法、曲线点减算法、点乘算法、EC-Elgamal加密／解密方案、总线命令控制等在FPGA上完成仿真、综合和板级验证,并设计出具有PCI局部总线传输功能的加密／解密适配卡。研究中提出了新的基于正规基和正则基的比特串行模乘算法实现方案。     

The use of field programmable gate array （FPGA） in direct torque control of induction motor

In this paper, the feasibility of embedding the direct torque control （DTC） of an induction machine into field programmable gate arrays （FPGA） is investigated. DTC of an induction machine is simulated in a MATLAB/Simulink environment using a Xilinx system generator. The resulting design has a flexible and modular structure where the designer can customize the hardware blocks by changing the number of inputs, outputs, and algorithm when it is compared to the designs implemented using classical microcontrollers and digital signal processors. With its flexibility, other control algorithms can easily be programmed and embedded into the FPGA. The above system has been implemented on Xilinx Spartan 3A DSP FPGA controller. Simulation and experimentation have been performed to prove the validity of the proposed methodology.     

基于FPGA椭圆曲线密码体制的研究

对基于FPGA椭圆曲线密码体制的实现进行全面研究,在Xilinx的FPGA上实现了二元有限域和椭圆曲线点运算的所有算法。将模乘算法、模逆算法、曲线点加算法、曲线点减算法、点乘算法、ECElgamal加密/解密方案、总线命令控制等在FPGA上完成仿真、综合和板级验证,并设计出具有PCI局部总线传输功能的加密/解密适配卡。研究中提出了新的基于正规基和正则基的比特串行模乘算法实现方案。     

可重构的串行高级加密标准加解密电路设计

为了进一步提高高级加密标准(AES)算法在现场可编程门阵列(FPGA)上的硬件资源使用效率,提出一种可支持密钥长度128/192/256位串行AES加解密电路的实现方案。该设计采用复合域变换实现字节乘法求逆,同时实现列混合与逆列混合的资源共享以及三种AES算法密钥扩展共享。该电路在Xilinx Virtex-Ⅴ系列的FPGA上实现,硬件资源消耗为1871slice、4RAM。结果表明,在最高工作频率173.904MHz时,密钥长度128/192/256位AES加解密吞吐率分别可达2119/1780/1534Mb·s^(-1)。该设计吞吐率/硬件资源比值较高,且适用支持千兆以太网。     

正规基中模乘算法的FPGA实现方法研究

给出了GF(2m)上椭圆曲线密码系统中最佳正规基表示的模乘运算优化算法,提出了该算法的FPGA实现方案,并详细分析了实现该算法的有限状态机模型。结合Xilinx的FPGA器件,用VerilogHDL编写了实现该有限状态机的代码,在ISE和ModelSim开发工具中通过仿真、综合。试验表明,该文实现的模乘方案较其他实现方案具有较高的速度,并在EC-Elgamal密码体系中得到较好的应用。