基于∑△调制的频率合成器及其性能

∑△模数变换器使用内部１位置化器就能提供较高分辨率的输出，将∑△调制技术应用于频率合成器中，能较好的提高频率合成器的频率覆盖范围，相位噪声及频率分辨率，定量地分析了∑△调制频率合成器的性能，给出了实现方法。     

基于FPGA的小数频率合成器

文章介绍了采用∑△调制技术的小数频率合成器.为了提高分频信号的质量和减少小数分频器的小数杂散,采用了三阶单环∑△调制技术.本文还提出了采用这种原理的具体电路实现方式.     

∑-△调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为△-∑调制技术对噪声具有整形的作用，把∑-△调制技术应用在小数分频频率合成器中，与传统的PLL（锁相环）频率合成器相比具有明显的优越性，他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。     

基于△∑调制技术的小数分频合成器的设计和实现

本文分析了小数分频频率合成器中存在的相位杂散的问题，以及解决问题的△∑调制技术。通过采用CX72301芯片的硬件电路在接近CHZ量级的频率上实现了使用△∑调制技术的频率合成器，获得了良好的相噪性能指标及几个μs的转换时间。     

∑-△调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手,分析了高阶数字∑-△调制对量化噪声的高通整型特性,从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器,频率范围为2400-2510MHz,频率步进125kHz,在偏离主频1kHz时相位噪声优于-99dBc／Hz,换频时间小于100μs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

∑-△调制小数分频器的设计

∑-△调制小数分频器合成器是在数字锁相小数分频频率合成技术的基础上，运用现代数字技术对小数分频频率合成而引入的相位杂散进行有效的处理，克服了用传统方法处理而带来的结构复杂、调试困难及成本较高等诸多难点，从而在军用和民用上都得到了广泛的应用。∑-△调制小数分频器是∑-△调制小数分频合成器的关键电路，文中给出了∑-△调制小数分频器详细的数字电路结构，对其工作原理、系统结构及系统工作模式作了详尽的分析，最后采用ASIC实现了∑-△调制小数分频器。     

∑-Δ调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手，分析了高阶数字∑-△调制对量化噪声的高通整型特性，从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器，频率范围为2400～2510MHz，频率步进125kHz，在偏离主频1kHz时相位噪声优于-99dBc／Hz，换频时间小于100Fs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

超短波跳频电台频率合成器设计

针对超短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.方案中采用了基于∑-△调制的小数分频技术,既实现了很小的频率分辨率又消除了因小数分频而引起的杂散.实验结果表明,其杂散小于-70 dBc,锁定时间小于150μs,频率间隔为25 kHz.这些性能可以满足超短波跳频电台的指标要求.     

超短波跳频电台频率合成器设计

针对超短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.方案中采用了基于∑-△调制的小数分频技术,既实现了很小的频率分辨率又消除了因小数分频而引起的杂散.实验结果表明,其杂散小于-70 dBc,锁定时间小于150 us,频率间隔为25 kHz,这些性能可以满足超短波跳频电台的指标要求.     

基于∑-△调制小数分频技术的频率合成器MAX2150及其应用

介绍了基于∑-△调制器的小数分频(F-N)频率合成技术的基本原理及采用此技术的频率合成器MAX2150,给出了MAX2150在某微波测试仪表中的应用电路和注意事项.     

Σ-Δ调制频率合成器

分析了∑-△调制技术，并把该技术应用于小数分频合成器中，使小数分频误差能量频谱被整型而远离载频。     

数字高阶△-∑调制频率合成器的分析与实现

由小数分频频率合成器中相位累加器与数字一阶△-∑调制器的等效性出发，用ADS软件仿真证实了高阶数字△-∑调制对量化相位噪声的高通整型功能，从而有效地解决了小数分频的杂散问题。最后硬件电路实现了基于△-∑调制的小数分频跳频频率合成器，频率范围为590～1000MHz，在偏离主频10KHz时相噪优于-93．76dBc／Hz，频率分辨率可以小于100Hz，转换时间小于50μs，在跳频频率间隔1MHz时每秒可达2万跳。     

S/U双波段小数分频锁相环型频率合成器设计

提出了一种覆盖S/U双波段的小数分频锁相环型频率合成器.该频率合成器采用一种新型多模分频器,与传统的小数分频频率合成器相比具有稳定速度快、工作频率高和频率分辨率高的优点.该锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASH△-∑调制技术进行噪声整形,降低了带内噪声.设计基于TSMC 0.25 μm 2.5 V 1P5M CMOS工艺实现.测试结果表明,频率合成器频率范围达到2.450～3.250 GHz;波段内偏离中心频率10 kHz处的相位噪声低于-92.5 dBc/Hz,1 MHz处的相位噪声达到-120 dBc/Hz;最小频率分辨率为13 Hz;在2.5 V工作电压下,功耗为36 mW.     

1.6 GHz 24位4阶∑-△小数分频频率合成器

介绍了一种3 V 0.35μm BiCMOS工艺实现的1.6 GHz小数分频频率合成器.它采用新型的24位4阶∑-△调制结构数字调制器,以减少频率合成器的带内相位噪声、锁定频率切换时间,在获得高达20 MHz鉴相频率的同时,能达到小于1 Hz的频率分辨率.仿真结果表明,它的锁定范围是1.615～1.675 GHz,环路带宽100 kHz,带内相位噪声低于-90 dBc/Hz,锁定频率切换时间小于25μs,可以很好地满足个人手持电话系统PHS标准的应用.该电路功耗为20 mW,芯片面积1.7 mm×0.8 mm,其中,∑-△调制部分所占面积为1 mm×0.4 mm.     

一种新型频率合成器的实现

小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾，但是却引入了严重的相位噪声，传统的相位补偿方法由于对A／D等数字器件的要求很高并具有滞后性实现难度较大。△∑调制器对噪声具有整形的功能，因而将多阶的△∑调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题，大大促进了小数分频技术的发展和应用。文章最后给出了在GHz量级上实现的这种新型小数分频合成器的应用电路，并测得良好的相噪性能。     

∑-Δ调制噪声整形的研究

介绍∑-△调制器的基本结构,分析∑-△调制技术对噪声进行整形的基本原理及过采样率、∑-△调制器的级数对整形效果的影响,从中获得了一些有用的结论.     

基于∑-△调制的分数频率综合器杂散分析

详细介绍了∑-△调制技术并对其抑制分数频率综合器杂散的性能进行了深八分析。     

一种先进的N分数锁相环频率合成器

分析了N分数PLL频率合成器，并把∑－△调制技术应用于频率全盛器中，解决了频率分辨率和鉴相器工作频率之间的矛盾，同时大大提高了噪声性能。     

一阶和二阶△∑调制方式的A／D,D／A转换器及应用

本章叙述改进△调制方式的△∑调制方式的特点和工作原理。△调制方式不能转换直流,△∑调制方式可以转换直流。该调制不仅应用到通信领域,最近在数字音频领域也倍受关注。老式数字音频中,用高位A/D、D/A转换和高采样频率产生高精度,与此相反,△∑调制方式只用1位A/D、D/A转换。与老式高位A/D、D/A相比较有下述特点:1位A/D、D/A不需要     

基于∑△ 调制的分数频率综合器杂散分析

分数频率综合器能在提供小步进跳频距离的同时达到比较好的相噪指标，故得到了广泛的应用。但是，由于分数频率综合器会在跳频步进处出现特有的分数杂散，故其性能受到了分数杂散的影响而恶化。因此，减小分数杂散的影响成为了分数频率综合器应用中的重要内容。∑-△调制技术来源于高速的A／D、D／A转换技术，该技术已广泛应用于现代PLL芯片中，文章详细介绍了∑-△调制技术，并对其抑制分数频率综合器杂散的性能进行了深入分析。