超深亚微米工艺下的电路级耦合SET脉冲注入

超深亚微米工艺下在电路模拟器中使用独立电流源方法的单粒子瞬态(single event transient, SET)脉冲注入与实验结果有很大误差. 作者提出了一种基于二维查找表的耦合电流源注入的方法,并且基于开源的SPICE 代码实现. 该方法的计算结果与器件/电路混合模拟接近,而其计算时间远小于混合模拟. 该法与SPICE 集成,可以引入实验测量数据,适合于大规模组合电路的SET 错误率分析.     

脉冲激光试验评估模拟电路单粒子效应

利用脉冲激光对典型模拟电路的单粒子效应进行了试验评估及加固技术试验验证,研究2种不同工艺的运算放大器的单粒子瞬态脉冲(SET)效应,在特定工作条件下两者SET脉冲特征规律及响应阈值分别为79.4 pJ和115.4 pJ,分析了SET脉冲产生和传播特征及对后续数字电路和电源模块系统电路的影响。针对SET效应对系统电路的危害性,设置了合理的滤波电路来完成系统电路级加固,并通过了相关故障注入试验验证,取得了较好的加固效果。     

器件与电路参数对SET波形影响仿真研究

利用Sentaurus TCAD仿真软件,建立并校准了MOSFET仿真模型。分析了NMOS器件在重离子轰击下产生的SET波形。结果表明,轰击位置在漏极且入射角呈120°时,器件具有最大的峰值电流。通过建立MIX、TCAD、SPICE三种反相器模型并施加重离子轰击,研究了不同模拟方式下电路响应对SET波形的影响,指出了采用双指数电流源在SPICE电路中模拟的不准确性。采用MIX模型探究了器件结构及电路环境对SET波形的影响。结果表明,LET能量、栅极长度、轨电压和负载电容都会对SET波形脉宽及平台电流大小产生显著影响,说明了建立SET模拟波形时须综合考虑这些因素。     

基于互连线延时的SET脉冲宽度评估模型

研究了互连线延时对单粒子瞬态脉冲效应的影响。研究发现,随着互连线长度的增加,瞬态脉冲首先被展宽,在一定距离后,脉冲宽度衰减为零。基于此研究结果,提出了脉冲宽度随互连线长度变化的数学解析模型。在SMIC 130 nm、90 nm CMOS工艺下,采用Spice软件对应用该数学解析模型的多种器件进行验证。结果表明,该数学解析模型的计算值与仿真值误差最大为6.09%,最小为0.37%。该模型提高了单粒子瞬态脉冲宽度的评估准确度,可应用于单粒子瞬态脉冲效应的硬件加速模拟。     

一种基于Weibull函数的单粒子注入脉冲模型

单粒子效应是当前集成电路抗辐射加固的研究重点之一.根据空间辐射粒子特点,提出一种基于Weibull函数的单粒子注入脉冲模型,该模型利用Weibull函数对瞬时脉冲直接进行电路级描述.实验证明,该模型与传统器件级电流注入脉冲模型的SER统计数据拟合度高达98.41%,同时可将电路模拟时间缩短3个数量级,在高速超大规模集成电路的单粒子效应研究中,具有明显的模拟速度优势,为深亚微米级的抗辐射加固研究提供了坚实的理论基础.     

0.18μm NMOS的重离子单粒子瞬态脉冲的仿真模拟

为了详细地了解纳米MOS电路中单粒子瞬变电荷收集机理,利用ISETCAD软件仿真二维模拟0.18μm NMOS的单粒子瞬态脉冲。通过进行三种不同的电路连接方式和不同的粒子注入位置的仿真,得到了一系列单粒子瞬态电流脉冲(SET)与时间的关系曲线。分析了不同电路连接方式和注入位置对SET的峰值和脉宽的影响。为下一步建立SET的精确模型进行SET效应的模拟做基础的研究。     

单粒子瞬态脉冲的片上测量

提出了一套适用于组合逻辑电路的单粒子瞬态(Single-Event Transient,SET)特性的片上测量方案。基于中国科学院微电子研究所350 nm SOI工艺,设计了一款集脉冲收集、测量、自测试于一体的SET辐射测试芯片。通过激光脉冲实验,验证了该方案的有效性,为在此工艺上开展加固研究奠定基础。分析了影响片上测量精度的多种因素,提出了用于修正测试结果、提高精度的校正方法。     

一种模拟SET的脉冲产生方法

提出一种基于PLL(Phase Locked Loop)的电子脉冲产生方法,利用该方法可以产生最小宽度为325ps的瞬态脉冲并对SRAM型FPGAs(Field Programmable Gate Arrays)中实现的组合逻辑电路进行SET传播特性的研究.实验结果表明该脉冲产生方法实现简单,可以在不改变电路布局布线的前提下,改变注入脉冲宽度,且由PLL相位计算出的理论脉冲宽度与实际测量误差小于3%.     

深亚微米CMOS反相器的单粒子瞬态效应研究

针对小尺寸CMOS反相器的单粒子瞬态效应,分别采用单粒子效应仿真和脉冲激光模拟试验两种方式进行研究。选取一种CMOS双反相器作为研究对象,确定器件的关键尺寸,并进行二维建模,完成器件的单粒子瞬态效应仿真,得到单粒子瞬态效应的阈值范围。同时,开展脉冲激光模拟单粒子瞬态效应试验,定位该器件单粒子瞬态效应的敏感区域,捕捉不同辐照能量下器件产生的单粒子瞬态脉冲,确定单粒子瞬态效应的阈值范围,并与仿真结果进行对比分析。     

0.18um NMOS的重离子单粒子瞬态脉冲的仿真模拟

摘要：为了详细的了解纳米MOS电路中单粒子瞬变电荷收集机理,利用ISETCAD软件仿真二维模拟0.18um NMOS的单粒子瞬态脉冲。通过进行三种不同的电路连接方式和不同的粒子注入位置的仿真,得到了一系列单粒子瞬态电流脉冲（SET）与时间的关系曲线。分析了不同电路连接方式和注入位置对SET的峰值和脉宽的影响。为下一步建立SET的精确模型进行SET效应的模拟做基础的研究。     

NBTI效应导致SET脉冲在产生与传播过程中的展宽

本文研究了负偏置温度不稳定性(NBTI)对单粒子瞬态(SET)脉冲产生与传播过程的影响.研究结果表明:NBTI能够导致SET脉冲在产生与传播的过程中随时间而不断展宽.本文还基于工艺计算机辅助设计模拟软件(TCAD)进行器件模拟,提出了一种在130nm体硅工艺下,计算SET脉冲宽度的解析模型,并结合NBTI阈值电压退化的...     

一种基于电流阶梯波的相变存储器擦驱动电路

基于相变存储器的擦操作(SET)特性,设计了一种能够产生电流阶梯波的相变存储器擦驱动电路,采用130 nm标准CMOS工艺将其与128 kb的相变存储器实验芯片集成.相比传统的单一电流脉冲擦驱动电路,这种改进后的擦驱动电路能将相变存储单元的电阻均值从15 kΩ左右降至7 kΩ左右,并且存储阵列的阻值分布一致性也得到提升...     

深亚微米下脉冲压缩芯片的物理设计实例

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模电路,在后端设计流程上要有新的方法.本文以应用于数字滤波的脉冲压缩芯片的物理设计为例,采用"模拟 IP "和改进的数模混合芯片设计流程,实现了模拟和数字部分的联合设计,保证了时序驱动下的持续收敛,并且详细介绍了布局规划、时钟树综合、时序优化及可靠性设计等关键步骤,可为其他类似的设计提供参考.     

基于SET/MOS混合结构的译码器电路的设计

基于SET的I-V特性以及SET与MOS管互补的特性,以MOS管的逻辑电路为设计思想,首先提出了一个SET/MOS混合结构的反相器,进而推出或非门电路,并最终实现了一个唯一地址译码器.通过SET和MOS管两者的混合构建的电路与纯SET实现的电路相比,电路的带负载能力增强;与纯MOS晶体管实现的电路相比,电路同样仅需要单电源供电,且元器件数目得到了减少,电路的静态功耗大大降低.仿真结果验证了电路设计的正确性.     

测量激光器结温的脉冲注入法研究

提出了一种精确测量半导体激光器结温的方法。由于激光器的热容很小，因此采用脉冲注入的方法可以显著减小激光器的温升。研究了脉冲电流注入下激光器的激射波长随环境温度的变化规律，通过实验研究得到电流脉冲宽度和周期与激射波长的关系，理论分析得到的定量关系式与实验结果十分吻合。在此基础上得到了精确测量激光器结温的最佳脉冲参数。即脉宽为10ns，脉冲周期为10μs。并且确定了激光器结温与激射波长的定量关系式，波长随温度的漂移系数为0．0728nm／K。这种方法避免了电学测量法中的结电压波形过冲。测量精度明显优于后者，同时也可以方便地测量封装好的激光器组件的温度特性。     

强电磁脉冲的小孔耦合

本文对于理想导体构成的屏蔽腔体，在开有小孔或者隙缝的情况下，用ＦＤＴＤ方法计算了屏蔽体外的强电磁脉冲对体内的影响，得到屏蔽体内的电磁场分布情况。计算结果表明，屏蔽体外强电磁脉冲对体内的影响主要局限于小孔附近。此结果对电子设备在强电磁脉冲下的防护有重要意义。     

嵌入式脉象采集仪电路设计

该脉象采集仪采用IP核技术、SoPC技术,将脉象采集的大部分功能都集成在一片FPGA内部,并自主进行了脉象采集控制的FPGA设计。该设计采用在SoPC系统外做控制电路部分,三路脉搏信号共用一个ADC,只需要很少的外部器件就能实现。与早期采用工控机、PC机,或者现在多采用的ARM设计方法相比,该脉象采集仪具有成本低,功耗低,体积小,便于扩展,稳定性高和系统维护方便等优点。     

基于RHBD技术的深亚微米抗辐射SRAM电路的研究

研究了目前业内基于抗辐射加固设计(RHBD)技术的静态随机存储器(SRAM)抗辐射加固设计技术,着重探讨了电路级和系统级两种抗辐射加固方式。电路级抗辐射加固方式主要有在存储节点加电容电阻、引入耦合电容、多管存储单元三种抗辐射加固技术;系统级抗辐射加固方式分别是三态冗余(TMR)、一位纠错二位检错(SEC-DED)和二位纠错(DEC)三种纠错方式,并针对各自的优缺点进行分析。通过对相关产品参数的比较,得到采用这些抗辐射加固设计可以使静态随机存储器的软错误率达到1×10-12翻转数/位.天以上,且采用纠检错(EDAC)技术相比其他技术能更有效提高静态随机存储器的抗单粒子辐照性能。