基于埋置式基板的3D-MCM封装结构的研制

研制一种用于无线传感网的多芯片组件（3D-MCM) . 采用层压、开槽等工艺获得埋置式高密度多层有机（FR-4）基板,通过板上芯片（COB) 、板上倒装芯片（FCOB) 、球栅阵列（BGA）等技术,并通过引线键合、倒装焊等多种互连方式将不同类型的半导体芯片三维封装于一种由叠层模块所形成的立体封装结构中;通过封装表层的植球工艺形成与表面组装技术（SMT）兼容的BGA器件输出端子;利用不同熔点焊球实现了工艺兼容的封装体内各级BGA的垂直互连,形成了融合多种互连方式3D-MCM封装结构. 埋置式基板的应用解决了BGA与引线键合芯片同面组装情况下芯片封装面高出焊球高度的关键问题. 对封装结构的散热特性进行了数值模拟和测试,结果表明组件具有高的热机械可靠性. 电学测试结果表明组件实现了电功能,从而满足了无线传感网小型化、高可靠性和低成本的设计要求.     

基于MCM-D工艺的3D-MCM工艺技术研究

基于MCM-D薄膜工艺,开展了3D-MCM相关的无源元件内埋置、芯片减薄、芯片叠层组装、低弧度金丝键合、芯片凸点,以及板级叠层互连装配等工艺技术研究。通过埋置型基板、叠层芯片组装、板级叠层互连,实现了3D-MCM结构,制作出薄膜3D-MCM样品;探索出主要的工艺流程及关键工序控制方法,实现了薄膜3D-MCM封装。     

基于埋置式基板的三维多芯片组件的翘曲研究

 采用粘塑性有限元焊球模型以及大形变理论研究了三维多芯片组件(3D-MCM)的翘曲形态特征及其成因,结果表明基板腔室的存在使埋置式基板形成了双弓形翘曲形态,焊球的粘塑性使组件在温度循环中出现了翘曲回滞现象.基板中心空腔能改变基板翘曲形态,有利于减小基板翘曲,并有利于提高倒扣焊器件的热机械可靠性.底充胶能够增强3D-MCM的互连强度,并且能够有效降低3D-MCM温度循环后的残留翘曲度.底充胶的热膨胀系数(CTE)过高可能引发3D-MCM新的失效模式.3D-MCM的云纹干涉实验结果与数值分析结果相符较好.     

基于MCM-C工艺的3D-MCM实用化技术研究

基于MCM-C(陶瓷厚膜型)工艺,实现了三维多芯片组件(3D-MCM)封装。解决了多层基板制作、叠层间隔离及垂直定位互连等关键工艺问题。制作出层间为金属引线互连结构的3D-MCM样品。该样品具有体积小、重量轻、可靠性高等优点。经使用测试,样品的技术指标完全合格,使用情况良好。     

BGA封装技术

本文简述了BGA封装产品的特点、结构以及一些BGA产品的封装工艺流程,对BGA封装中芯片和基板两种互连方法——引线键合/倒装焊键合进行了比较以及对几种常规BGA封装的成本/性能的比较,并介绍了BGA产品的可靠性。另外,还对开发我国BGA封装技术提出了建议。     

电子封装与组装焊点界面反应及微观组织研究进展

软钎焊焊点界面反应是连接金属的最古老的冶金工艺过程。随着倒装芯片(FC)、球栅阵列(BGA)和芯片级封装(CSP)等面封装技术的兴起,近年来Sn基钎料被广泛应用于微电子制造,包括芯片和基板之间的封装互连以及基板与印制电路板之间的组装互连。这就需要系统地研究Sn基钎料焊点界面反应及微观组织。从形态学、热力学和动力学的角度回顾总结了SnPb共晶钎料、高Pb钎料和无Pb钎料与Cu、Ni、Au/Ni/Cu、PdAg焊盘之间的界面反应。     

埋置型叠层微系统封装技术

包含微机电系统(MEMS)混合元器件的埋置型叠层封装,此封装工艺为目前用于微电子封装的挠曲基板上芯片(COF)工艺的衍生物.COF是一种高性能、多芯片封装工艺技术,在此封装中把芯片包入模塑塑料基板中,通过在元器件上形成的薄膜结构构成互连.研究的激光融除工艺能够使所选择的COF叠层区域有效融除,而对封装的MEMS器件影响...     

面阵列CSP仿真的可靠性预测

随着SMT技术的发展，集成电路封装互连，尤其是球栅阵列和面阵列CSO的互连可靠性成为人们关注的重点。其关系到这些互连技术的推广应用。本通过一系列的模拟实验，获取一些关键数据，从而开发出分析IC封装互连可靠性的新方法。并采用SRS软件作为预测可靠性的工具。创建和分析IC封装互连的新方法可为当今高性能产品提供可靠的需求。具有球栅阵列(BGA)特征的较新型的元件封装与面阵列互连组合形成了一类应用技术，这种技术能够容纳更多引线数，占用的板子空间小，而且还实现了宽间隙下的互连。对面阵列引线性能的调研已成为人们密切关注的领域，并对此展开了一系列的研究。必须考虑为下一代封装开发可靠的、低应力互连的方法。由于BGA不同于传统的组装方法，不存在将柔性引线弯曲连接的工艺步骤，显然，迫切期望为面阵列封装开发依附引线。因此，而为新BGA在开发一类小型化的IC封装以满足这种迫切需求。我们将其统称为芯片级封装(CSP)。已开发出这些小型化封装可使许多与倒装芯片技术相关的性能优势尽可能地满足广大用户的要求，而不需要用户来处理和组装未被保护的裸芯片。为获得引线柔性或释放应力，需要采用一种综合策略。首先，有必要说明可能会影响现代焊接的组件的合理应用的许多设计特性。     

CSP组装底部填充工艺

CSP即芯片规模封装,是在BGA的基础上进一步缩小了封装尺寸。CSP可提供裸芯片与倒装芯片的性能与小型的优势,可设计成比芯片模面积或周长大1.2～1.5倍的封装。并为回流焊装配工艺提供与线路印刷板焊盘冶金兼容的锡球和引脚。 CSP比QFP和BGA提供了更短的互连,改善了电气性能和热性能,提高了可     

埋置型叠层微系统封装技术

包含微机电系统(MEMS)混合元器件的埋置型叠层封装,此封装工艺为目前用于微电子封装的挠曲基板上芯片(COF)工艺的衍生物。COF是一种高性能、多芯片封装工艺技术,在此封装中把芯片包入模塑塑料基板中,通过在元器件上形成的薄膜结构构成互连。研究的激光融除工艺能够使所选择的COF叠层区域有效融除,而对封装的MEMS器件影响最小。对用于标准的COF工艺的融除程序进行分析和特征描述,以便设计一种新的对裸露的MEMS器件热损坏的潜在性最小的程序。COF/MEMS封装技术非常适合于诸如微光学及无线射频器件等很多微系统封装的应用。