首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到17条相似文献,搜索用时 93 毫秒
1.
在自主研发国内BCD高压工艺的同时,设计并实现了一款用于42"数字电视PDP平板显示屏的扫描驱动芯片.该芯片及其制作工艺不仅实现了Bipolar,CMOS和高压功率DMOS器件的良好兼容(BCD工艺),而且采用工艺与电路设计互相匹配的交互方式完成了高低电平位移电路和高压输出驱动电路及其器件的设计,有效提高了芯片的性能,减小了芯片的面积.测试结果表明该芯片功能正常,性能良好,各项技术参数基本达到国外同类产品指标.在低压5V和高压160V的情况下工作,完全满足42"PDP显示系统的需求.  相似文献   

2.
在自主研发国内BCD高压工艺的同时,设计并实现了一款用于42″数字电视PDP平板显示屏的扫描驱动芯片.该芯片及其制作工艺不仅实现了Bipolar,CMOS和高压功率DMOS器件的良好兼容(BCD工艺),而且采用工艺与电路设计互相匹配的交互方式完成了高低电平位移电路和高压输出驱动电路及其器件的设计,有效提高了芯片的性能,减小了芯片的面积.测试结果表明该芯片功能正常,性能良好,各项技术参数基本达到国外同类产品指标.在低压5V和高压160V的情况下工作,完全满足42″PDP显示系统的需求.  相似文献   

3.
《电力电子》2007,5(4):32-32
日前,浙江大学信息学院微电子与光电子研究所成功研制出数字电视等离子平板显示器(Plasma Display Panel,简称PDP)扫描驱动电路的IC芯片,打破了我国在该类芯片一直依赖进口的局面。随着该芯片的成功研制,一条拥有完全自主知识产权的2.5um 170V高压BCD工艺生产线也在项目合作单位杭州士兰集成电路有限公司问世。[第一段]  相似文献   

4.
基于低压BCD工艺,与华润上华合作开发了1μm 600 V BCD工艺平台,可以集成600V高压LDMOS和高压结终端.基于此工艺平台,设计了一种高压半桥栅驱动电路.该电路具有独立的低端和高端输入通道,内置长达1 μs的死区时间,防止高低端同时导通.采用双脉冲电平位移结构完成15~615V的电平位移,同时集成过流和欠压等保护功能.高端采用新型的电平位移结构,版图面积减小12%.测试结果表明,高端浮置电平可以加到750V,高低端输出上升时间为50 ns,延迟匹配为150 ns,输出峰值电流大于2A,电路响应快,可靠性高.  相似文献   

5.
对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。  相似文献   

6.
报道了基于硅外延BCD工艺的高栅源、高漏源电压的功率pMOS的设计.采用1μm厚的场氧化层作为栅氧介质及RESURF原理优化的漏极漂移区,器件面积为80μm×80μm,工艺上简化为18次光刻,兼容标准CMOS、双极管和高压VDMOS.测试管耐压超过200V,集成于64路170V PDP扫描驱动芯片,通过了上机测试.  相似文献   

7.
报道了基于硅外延BCD工艺的高栅源、高漏源电压的功率pMOS的设计.采用1μm厚的场氧化层作为栅氧介质及RESURF原理优化的漏极漂移区,器件面积为80μm×80μm,工艺上简化为18次光刻,兼容标准CMOS、双极管和高压VDMOS. 测试管耐压超过200V,集成于64路170V PDP扫描驱动芯片,通过了上机测试.  相似文献   

8.
李小明  庄奕琪  张丽  辛维平 《半导体学报》2007,28(11):1679-1684
给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model42v6的PDP上联机验证.  相似文献   

9.
李小明  庄奕琪  张丽  辛维平 《半导体学报》2007,28(11):1679-1684
给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model42v6的PDP上联机验证.  相似文献   

10.
提出了一种带高压电平位移电路的H桥高端功率管栅极驱动电路.电平位移电路采用脉冲下拉方式实现高压电平位移,与一般的方波下拉方式相比,有效地减小了电路的功耗.分析了脉冲下拉方式电平位移电路的工作原理与实现方式,以此为基础,设计了H桥高端驱动电路.基于5μm高压BCD工艺,采用Spectres进行电路仿真,完成了电路版图设计和流片测试.结果显示,设计的高端驱动电路能很好地实现高端功率管栅极电位的悬浮抬升.  相似文献   

11.
交流彩色PDP的驱动集成电路   总被引:4,自引:0,他引:4  
禹芳 《光电子技术》1998,18(3):176-185
主要介绍AC彩色PDP驱动技术的发展,为增大面积和提高亮度而采用存储式脉冲驱动,为适应需要高压驱动而设计的介质分离和结分离耐高压工艺,选择两各寻址的扫描集成块。并着重介绍富士通公司开发的全色交流区动系统--寻址周期分离系统(ADS-Subfield)子场驱动法。  相似文献   

12.
提出了一种适合于PDP扫描驱动电路的高压功率LDPMOS和VDNMOS功率器件结构,此结构可用BCD工艺实现,其耐压高、高低压兼容性好、易集成.MEDICI模拟结果表明击穿电压可达200V.  相似文献   

13.
To improve the characteristics of breakdown voltage and specific on‐resistance, we propose a new structure for a LDMOSFET for a PDP scan driver IC based on silicon‐on‐insulator with a trench under the gate in the drift region. The trench reduces the electric field at the silicon surface under the gate edge in the drift region when the concentration of the drift region is high, and thereby increases the breakdown voltage and reduces the specific on‐resistance. The breakdown voltage and the specific on‐resistance of the fabricated device is 352 V and 18.8 m·cm2 with a threshold voltage of 1.0 V. The breakdown voltage of the device in the on‐state is over 200 V and the saturation current at Vgs=5 V and Vds=20 V is 16 mA with a gate width of 150 µm.  相似文献   

14.
详细分析了平板显示器驱动芯片中的Latch-up现象,在此基础上采用了一种克服Latch-up的方法:在低压部分增加多子保护环,在高低压之间增加少子保护环。借助TCAD软件详细研究了少子环位置及宽度对抗Latch-up效果的影响。实验结果证明,采用该方法可以有效地克服功率集成电路的Latch-up现象。  相似文献   

15.
PDP扫描驱动芯片完成高低压转换和功率输出,要求器件耐压170v.本文基于BCD工艺,提出了高压器件VDMOS的结构,采用了不附加工艺的场板和场限环两种终端结构提高器件耐压,并利用器件模拟软件MEDICI进行了仿真验证,得到了优化的器件结构参数.  相似文献   

16.
韩雁  洪慧  艾俊华 《微电子学》2006,36(2):249-252
分析了PDP扫描驱动芯片的结构和工作原理,介绍了芯片的系统设计、电路仿真、器件模拟和全定制版图设计,设计的芯片具有较好的功能和驱动特性。该芯片的数字电路部分采用0.6μm双多晶硅双金属线标准CMOS工艺实现。对样片进行了测试,结果表明,电路功能达到设计要求,可同时驱动16路高压输出电路,最高工作频率达到60 MHz。  相似文献   

17.
本文首先回顾近年PDP的技术进展,介绍降低系统成本和改进性能的方法。然后详细叙述关于TCL驱动系统的若干关键技术和发展动向。最后,列出我们新开发的PDP显示器的技术特征和性能。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号