共查询到17条相似文献,搜索用时 93 毫秒
1.
在自主研发国内BCD高压工艺的同时,设计并实现了一款用于42"数字电视PDP平板显示屏的扫描驱动芯片.该芯片及其制作工艺不仅实现了Bipolar,CMOS和高压功率DMOS器件的良好兼容(BCD工艺),而且采用工艺与电路设计互相匹配的交互方式完成了高低电平位移电路和高压输出驱动电路及其器件的设计,有效提高了芯片的性能,减小了芯片的面积.测试结果表明该芯片功能正常,性能良好,各项技术参数基本达到国外同类产品指标.在低压5V和高压160V的情况下工作,完全满足42"PDP显示系统的需求. 相似文献
2.
在自主研发国内BCD高压工艺的同时,设计并实现了一款用于42″数字电视PDP平板显示屏的扫描驱动芯片.该芯片及其制作工艺不仅实现了Bipolar,CMOS和高压功率DMOS器件的良好兼容(BCD工艺),而且采用工艺与电路设计互相匹配的交互方式完成了高低电平位移电路和高压输出驱动电路及其器件的设计,有效提高了芯片的性能,减小了芯片的面积.测试结果表明该芯片功能正常,性能良好,各项技术参数基本达到国外同类产品指标.在低压5V和高压160V的情况下工作,完全满足42″PDP显示系统的需求. 相似文献
3.
4.
基于低压BCD工艺,与华润上华合作开发了1μm 600 V BCD工艺平台,可以集成600V高压LDMOS和高压结终端.基于此工艺平台,设计了一种高压半桥栅驱动电路.该电路具有独立的低端和高端输入通道,内置长达1 μs的死区时间,防止高低端同时导通.采用双脉冲电平位移结构完成15~615V的电平位移,同时集成过流和欠压等保护功能.高端采用新型的电平位移结构,版图面积减小12%.测试结果表明,高端浮置电平可以加到750V,高低端输出上升时间为50 ns,延迟匹配为150 ns,输出峰值电流大于2A,电路响应快,可靠性高. 相似文献
5.
对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。 相似文献
6.
7.
8.
9.
10.
11.
交流彩色PDP的驱动集成电路 总被引:4,自引:0,他引:4
主要介绍AC彩色PDP驱动技术的发展,为增大面积和提高亮度而采用存储式脉冲驱动,为适应需要高压驱动而设计的介质分离和结分离耐高压工艺,选择两各寻址的扫描集成块。并着重介绍富士通公司开发的全色交流区动系统--寻址周期分离系统(ADS-Subfield)子场驱动法。 相似文献
12.
13.
To improve the characteristics of breakdown voltage and specific on‐resistance, we propose a new structure for a LDMOSFET for a PDP scan driver IC based on silicon‐on‐insulator with a trench under the gate in the drift region. The trench reduces the electric field at the silicon surface under the gate edge in the drift region when the concentration of the drift region is high, and thereby increases the breakdown voltage and reduces the specific on‐resistance. The breakdown voltage and the specific on‐resistance of the fabricated device is 352 V and 18.8 m·cm2 with a threshold voltage of 1.0 V. The breakdown voltage of the device in the on‐state is over 200 V and the saturation current at Vgs=5 V and Vds=20 V is 16 mA with a gate width of 150 µm. 相似文献
14.
详细分析了平板显示器驱动芯片中的Latch-up现象,在此基础上采用了一种克服Latch-up的方法:在低压部分增加多子保护环,在高低压之间增加少子保护环。借助TCAD软件详细研究了少子环位置及宽度对抗Latch-up效果的影响。实验结果证明,采用该方法可以有效地克服功率集成电路的Latch-up现象。 相似文献
15.
16.