用于低功耗三级放大器的嵌套式密勒有源电容频率补偿技术

提出了一种新的用于低功耗,节省面积的三级放大器频率补偿技术. 该技术将有源电容进行嵌套连接从而克服了传统的嵌套式密勒补偿与反嵌套式密勒补偿的缺点. 当将这一技术用标准的0.35μm工艺设计成电路并负载150pF电容时,放大器实现了105dB直流增益,3.3M的增益带宽积,68°相位裕度以及2.56V/μs的平均转换速率.而这一切的实现是在2V电源电压下仅消耗40μW的功耗以及使用了很小的补偿电容.     

采用新型寄生电容补偿技术的低功耗宽带放大器

目前,已经研制出一种电压增益为10分贝,功耗为3毫瓦的800兆赫放大器。晶体管的寄生结电容是限制带宽的主要因素,特别是对于低功耗放大器而言,更是如此。在低功耗放大器(这种放大器使用了高速双极型晶体管,如SST—1A超自对准技术晶体管)中,除输入结的极点外,输出结的极点可能起主要作用。设计了一种新型的寄生电容补偿技术来扩展这种放大器的带宽。这种技术可补偿输入结点和输出结点的两种电容,并可提高带宽和增益—带宽乘积特性。测量数据表明,这种补偿技术扩展带宽大约是普通差分放大器的二倍。另外,电路模拟预示,这种补偿技术扩展的带宽大约比普通峰化技术扩展的带宽多40％。利用样品晶体管的寄生结电容作补偿电容,获得了稳定的频率响应而没有任何过度峰化或振荡问题。     

基于嵌入式密勒补偿技术的LDO放大器设计

利用嵌入式密勒补偿技术,我们设计了一种应用于LDO的高性能放大器。在保证良好的相位裕度和稳定增益带宽的条件下,该放大器还具备高增益和较高的电源抑制比。结果表明:在3V工作电压下,其直流开环增益AV=87dB,增益带宽GB=12MHz,相位裕度=63°,电源抑制比PSRR=72.6dB。     

基于双调零电阻嵌套密勒补偿的多级放大器设计

提出了一种采用双调零电阻嵌套密勒补偿的方法,设计了一种具有高增益前馈跨导级的大电容驱动放大器。该放大器在无需严格无源补偿元件匹配要求的情况下,获得了高增益带宽积和大相角裕度,从而增强了设计系统对工艺、电压、温度变化的抗干扰性。该放大器结构简单,可应用于具有轨对轨输入和输出的放大器。给出了一个基于0.35μm CMOS工艺的三级轨-轨AB类放大器的设计实例,测试了放大器的性能。结果表明,在200 kΩ电阻负载与600 pF容性负载并联的条件下,增益带宽积为4.4 MHz,相角裕度为85°,功耗为3.6 mW,总谐波失真THD为0.25%。该放大器适用于高输出驱动器件。     

倍频扫描彩电视频放大器的频率补偿

数字电视体制迟早要取代传统的模拟电视体制,但受技术、经济等因素的制约,近10余年内,还将是模拟电视与数字电视并存的局面。因此,利用数字技术提高现行模拟彩电的图像、伴音质量,增加功能,实现过渡,是目前的一项实际工作。倍频扫描技术就是利用数字技术改造模拟彩电由于场频低、隔行扫描造成图像缺陷的成功之举。倍频扫描包括两部分：一是为提高图像清晰度用逐行扫描代替隔行扫描;二是为减小大面积图像闪烁,提高图像亮度,采用倍频场扫描。倍频扫描彩色电视机中,不仅行、场频率增加,而且视频信号频率范围也提高了1倍,因此,必…     

一种用于LCD驱动的低功耗缓冲放大器

设计了一种用于LCD驱动的低功耗CMOS缓冲放大器。该放大器采用了共源共栅的频率补偿方法,并结合阻尼因子控制技术,能够驱动大动态范围的容性负载,以较低的功耗达到了LCD驱动的速度要求。在0.35μm CMOS工艺模型下,该缓冲放大器的静态功耗为60μW。     

一种用于轨到轨运算放大器的新型频率补偿结构

针对有源OLED面板驱动芯片源驱动模块对高速低功耗运算放大器的要求,基于高阶系统频率补偿理论和小信号建立理论,通过结合共栅共源密勒(Cascode Miller)补偿和输出零点补偿,提出一种用于轨到轨高速低功耗运算放大器的新型频率补偿方法,只需很小的密勒补偿电容和静态工作电流,就可以高速、稳定地驱动大电容负载.采用0.18μmCMOS数模混合信号工艺,通过EDA软件仿真,结果表明,在4V电源电压和20pF负载电容下,该运算放大器的轨到轨建立时间为0.76μs,静态工作电流仅为2.6μA,相位裕度为55°,只需要120fF的密勒补偿电容.     

带双嵌套密勒补偿的CMOS低失真全差动功率放大器

本文介绍了采用双嵌套密勒补偿的四级全差动功率放大器。该放大器采用多级回路结构，它与常规的三级放大器相比较，引起的谐波失真至少在音频段比较小。为获得稳定性好的放大器，采用了多级回路结构的设计规范和条件。放大器在最小值为３Ｖ的单电源下工作。对于５Ｖ电源，功耗为１０ｍＷ。在１０ｋＨｚ和５０Ω负载的６Ｖ＿（ｐ－ｐ）差动输出信号下，ＴＨＤ为─８３ｄＢ。在１０ｋＨｚ和８Ω负载的４Ｖ＿（ｐ－ｐ）差动输出信号下，ＴＨＤ为─６８ｄＢ。该电路采用１．５μｍ单层多晶、双层金属、ｎ阱ＣＭＯＳ技术制造，芯片面积为０．６２５ｍｍ￣２。     

热电式红外传感器中低功耗频域放大器的设计

CMOS低功耗、低噪声频域放大器是热电式红外传感器中的核心部分,其在5 V电源下静态电流必须小于100 μA,且对低频噪声,尤其是50 Hz噪声有较强的抑制能力.经模拟,文中设计的电路在5 V～2.5 V电源电压下均能正常工作,且在5 V下的总静态电流为82.1 μA.该电路在相对通带,即0.2 Hz～5 Hz信号,对50 Hz噪声有200倍以上的抑制能力.     

单密勒电容补偿的三级误差运放电路

提出了一种新的单密勒电容补偿的低压三级误差运放结构和一种新的零极点补偿方法(DPZC),其利用两个前馈通路产生两个左半平面的零点去补偿运放主通路中的主极点及两个非主极点.运放传输函数的极点位置由运放主通路的参数决定,零点的位置由两个前馈通路的参数决定,因此改变运放零点的位置并不影响极点的位置,从而可以非常方便地控制补偿因子来获得所需的性能.仿真结果表明:本文提出的结构及补偿方法打破了传统的电路结构及补偿方法对运放带宽的限制,运放不仅具有非常大的带宽而且具有非常好的相位裕度.当负载为100pF//25kΩ,补偿电容为2pF及补偿因子为4时,该运放具有100dB的电压增益、25MHz的带宽、90°的相位裕度和0.625mW的功耗.     

单密勒电容补偿的三级误差运放电路

提出了一种新的单密勒电容补偿的低压三级误差运放结构和一种新的零极点补偿方法(DPZC),其利用两个前馈通路产生两个左半平面的零点去补偿运放主通路中的主极点及两个非主极点.运放传输函数的极点位置由运放主通路的参数决定,零点的位置由两个前馈通路的参数决定,因此改变运放零点的位置并不影响极点的位置,从而可以非常方便地控制补偿因子来获得所需的性能.仿真结果表明:本文提出的结构及补偿方法打破了传统的电路结构及补偿方法对运放带宽的限制,运放不仅具有非常大的带宽而且具有非常好的相位裕度.当负载为100pF//25kΩ,补偿电容为2pF及补偿因子为4时,该运放具有100dB的电压增益、25MHz的带宽、90°的相位裕度和0.625mW的功耗.     

单电容米勒补偿三级运放设计

为了满足低压电路的工作要求,我们设计了一种新型的三级运放.该运放采用单电容米勒补偿与交叉多径嵌套补偿结合的方法,利用前馈通路在左半平面形成的零点来补偿其在主通路中的极点.通过使用TSMC 0.18μm工艺仿真.仿真结果表明:该运放能够获得113 dB的增益.有着87°的相位裕度,在1.8 V电源电压和120 pF负债的情况下.整体功耗只有0.534 mW.由此可见,这种新型的补偿方式能够有效地对运放进行补偿,并且使运放获得较高的增益以及较大相位裕度.     

A Novel Frequency Compensation Technique for Three-Stage Amplifier

Multistage amplifiers are urgently needed with the advance in technology, due to the fact that single-stage cascode amplifier is no longer suitable in low-voltage designs. Moreover, the short-channel effects of the sub-micro CMOS transistor cause output-impedance degradation and hence the gain of an amplifier is reduced dramatically[1~6]. For multistage amplifiers, most of the compensation methods are based on pole splitting and pushing the right-half-plane zero to high frequencies or pole-ze…     

Multi-Stage CMOS OTA Frequency Compensation: Genetic algorithm approach

Multistage amplifiers have become appropriate choices for high-speed electronics and data conversion. Because of the large number of high-impedance nodes, frequency compensation has become the biggest challenge in the design of multistage amplifiers. The new compensation technique in this study uses two differential stages to organize feedforward and feedback paths. Five Miller loops and a 500-pF load capacitor are driven by just two tiny compensating capacitors, each with a capacitance of less than 10 pF. The symbolic transfer function is calculated to estimate the circuit dynamics and HSPICE and TSMC 0.18 μm. CMOS technology is used to simulate the proposed five-stage amplifier. A straightforward iterative approach is also used to optimize the circuit parameters given a known cost function. According to simulation and mathematical results, the proposed structure has a DC gain of 190 dB, a gain bandwidth product of 15 MHz, a phase margin of 89°, and a power dissipation of 590 μW.     

Single-Capacitor Active-Feedback Compensation for Small-Capacitive-Load Three-Stage Amplifiers

This brief presents a single-capacitor active-feedback compensation (SCAFC) scheme for three-stage internal amplifiers driving small capacitive loads. The proposed SCAFC scheme can stabilize the three-stage amplifier by using only a single small-value compensation capacitor, thereby significantly reducing the amplifier implementation area. With the small-value compensation capacitor, the wide gain-bandwidth product (GBW) of the SCAFC amplifier can also be achieved under low-power conditions. Implemented in a standard 0.35-mum CMOS process, the proposed three-stage SCAFC amplifier achieves over 100-dB dc gain, 9.6-MHz GBW, and 6.1-V/mus average slew rate, by only dissipating 90 muW at 1.5 V and using a 1-pF compensation capacitor, when driving a 500-kOmega // 20-pF load. The proposed SCAFC amplifier experimentally improves both bandwidth-to-power and slew-rate-to-power efficiencies by more than 14 times and 9 times, respectively, as compared to a conventional three-stage nested-Miller-compensated amplifier.     

高频功率放大器最佳导通角的理论定义与控制

介绍了高频电子线路中谐振功率放大器的最佳导通角的定义，并通过严格的理论分析，给出了其求解方程，然后利用方程近似解法，通过计算机编程求出了最佳导通角的具体解，并分析了他在具体设计中的应用。     

6GHz新型高速低功耗分频器

高速数字分频器在基于锁相环的时钟产生电路中具有广泛的应用．在典型D触发器的基础上,文中提出了一种可响应6GHz输入时钟的改进型二分频结构,并实现了2-256连续分频的新型吞脉冲多模分频器．新型分频器结构简单并且不需要双模预分频单元,功耗和面积开销大幅度的降低．基于65rimCMOS工艺设计实现了该高速分频器,版图后仿真结果表明,分频器功能正确,且工作于6GHz时功耗不大于1．3mW．     

Using High Frequency Operational Amplifiers for Low Noise Design

In this paper we present a comprehensive noise and stability analysis of both the current feedback and the voltage feedback op-amp when connected as transimpedance amplifiers with capacitive current sources. It is generally assumed that the current feedback op-amp is noisier than the voltage feedback op-amp; we show how external component values play an important role in determining the total equivalent input noise current spectral density and show that the voltage feedback op-amp may, in certain cases, be noisier than the current feedback op-amp. Both amplifier types are compared in terms of stability, noise and bandwidth; we find that the current feedback op-amp is particularly suited for operation as a transimpedance amplifier. Theoretical analysis is confirmed by simulations of equivalent circuits of the current feedback op-amp and the voltage feedback op-amp, and simulations of the macro models of two high performance commercially available op-amps, namely the Elantec EL2260 current feedback op-amp and the Elantec EL2244 voltage feedback op-amp.