共查询到10条相似文献,搜索用时 171 毫秒
1.
2.
3.
利用二维器件模拟器MEDICI提取出重掺杂外延型衬底的电阻宏简化模型,所需的6个参数均可通过器件模拟得到,能够精确表征混合信号集成电路中的衬底噪声特性。基于0.25μm CMOS工艺所建立的电阻宏模型,设计了简单的混合信号电路进行应用验证,证明了该模型能够有效表征混合信号集成电路的衬底噪声。 相似文献
4.
5.
6.
提出了一种基于二维器件模拟的深亚微米工艺外延型衬底的电阻宏模型.该宏模型通过器件模拟与非线性拟合相结合的方法建立,使衬底寄生参数的提取更加方便,同时保障了深亚微米电路特性的模拟精度.此外,该宏模型结构简单,可以得到与器件模拟基本一致的模拟结果,并可以方便地嵌入SPICE中进行一定规模的电路模拟. 相似文献
7.
8.
单片CMOS电路所固有的寄生双极晶体管和p-n-p-n通路可能被触发到所不希望的低电阻和高电流状态即产生闭锁现象。为了确保将来的按比例缩小的CMOS电路能安全地工作,因此需要一个精确的闭锁模型以便使设计最佳化。 曾经开发过一个改进型的集总电阻模型,只要能精确地测量器件参数并在闭锁状态反映这些参数,该模型就能精确地预示闭锁特性。该模型包含由一个电阻网络来等效的衬底扩展电阻效应且它在闭锁特性中是一个关键参数。本文还报导了支持这种模型的实验数据。 CMOS电路中的反向设计产大地改善了闭锁保特电流,同时也表征了由电路输入端外电压过冲引起的闭锁动态特性。表明存在一个引起闭锁触发的最小导通时间,并由因高注入效应而增强了扩散系数的横向晶体管的基区滚越时间来决定。 相似文献
9.
衬底寄生网络建模和参数提取,对RF SOI MOSFET器件输出特性的模拟有着非常重要的影响。考虑BOX层引入的体区和Si衬底隔离,将源、体和衬底短接接地,测试栅、漏二端口S参数的传统测试结构,无法准确区分衬底网络影响。文章提出一种改进的测试结构,通过把SOI MOSFET的漏和源短接为信号输出端、栅为信号输入端,测试栅、漏/源短接二端口S参数的方法,把衬底寄生在二端口S参数中直接体现出来,并开发出一种解析提取衬底网络模型参数的方法,支持SOI MOSFET衬底网络模型的精确建立。采用该方法对一组不同栅指数目的SOI MOSFET进行建模,测量和模型仿真所得S参数在20GHz频段范围内得到很好吻合。 相似文献
10.
针对抗辐照设计中特殊非规则条栅栅结构的CMOS/SOI器件,分析其SPICE模型参数,对源漏电阻、电容、体接触电阻等其他模型参数作出调整,建立非标准器件的完整精确模型.设计制作了多种不同非标准栅结构的PD CMOS/SOI 晶体管,并采用新的SPICE模型参数来模拟这些器件.模拟数据和试验数据具有很好的一致性,证明所建立的模型具有较高精度,适合抗辐照电路设计应用. 相似文献