低功耗、高性能多米诺电路电荷自补偿技术

提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nm BSIM4 SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技术在降低电路功耗的同时,提高了电路的性能.与常规多米诺电路技术相比,采用电路自补偿技术的电路的功耗延迟积(PDP)的改进率可达42.37%.此外,以45nm Zipper CMOS全加器为例重点介绍了功耗分布法,从而优化了自补偿路径,达到了功耗最小化的目的.最后,系统分析了补偿通路中晶体管宽长比,电路输入矢量等多方面因素对补偿通路的影响.     

45mm低功耗、高性能Zipper CMOS多米诺全加器设计

提出了电荷自补偿技术,此技术利用P型多米诺电路动态结点的放电对N型多米诺电路的动态结点充电,并在此技术基础上综合应用双阈值技术和多电源电压技术,设计了新型低功耗、高性能Zipper C?dOS多米诺全加器.仿真过程中提出了功耗分布法,精确找到了电荷自补偿技术的最优路径.仿真结果表明,在相同的时间延迟下,与标准Zipper CMOS多米诺全加器、双阈值Zipper CMOS多米诺全加器、多电源电压Zipper CMOS多米诺全加器相比,新型Zipper CMOS多米诺全加器动态功耗分别减小了37%、35%和7%,静态功耗分别减小了41%,20%和43%.最后,分析并得到了新型全加器漏电流最低的输入矢量和时钟状态.     

45nm低功耗、高性能Zipper CMOS多米诺全加器设计

提出了电荷自补偿技术,此技术利用P型多米诺电路动态结点的放电对N型多米诺电路的动态结点充电,并在此技术基础上综合应用双阈值技术和多电源电压技术,设计了新型低功耗、高性能Zipper CMOS多米诺全加器.仿真过程中提出了功耗分布法,精确找到了电荷自补偿技术的最优路径.仿真结果表明,在相同的时间延迟下,与标准Zipper CMOS多米诺全加器、双阈值Zipper CMOS多米诺全加器、多电源电压Zipper CMOS多米诺全加器相比,新型Zipper CMOS多米诺全加器动态功耗分别减小了37%、35%和7%,静态功耗分别减小了41%,20%和43%.最后,分析并得到了新型全加器漏电流最低的输入矢量和时钟状态.     

高性能SRAM的低功耗设计

采用0.13 μm标准CMOS工艺,全定制设计实现了一款8 kB(8 k*8 bit)的高速低功耗静态随机存取存储器(SRAM).分析了影响存储器性能和功耗的原因,并在电路布局上做了改进,将两个3-8译码器进行拆分与重组,降低了互连线的延迟和耦合作用;同时,对灵敏放大器也做了改进.版图后仿真表明,在电源电压为1.2 V、温度为25 ℃的典型条件下,读1延时为766.37 ps,最大功耗为11.29 mW,功耗延时积PDP为8.65 pJ,实现了很好的性能.     

低漏电流、抑制NBTI效应的多米诺电路

NBTI导致的晶体管老化成为影响电路稳定性的主导因素,同时,降低电路的泄漏功耗是电路设计的目标之一。多米诺电路广泛应用在高性能集成电路中。本文提出了一种多米诺电路用来抑制NBTI引起的多米诺电路衰退并同时降低待机模式下的泄漏电流。在待机模式下,利用2个晶体管将标准多米诺电路的动态节点和输出节点同时上拉为电源电平,从而将保持器和输出反相器中的pMOS晶体管同时置为NBTI的恢复模式。使用全0输入向量和其中增加的一个晶体管的堆栈效应降低待机模式下多米诺电路的泄漏电流。实验表明针对NBTI效应,该方法降低了最多33%的性能衰退,并同时减少了最多79%的泄漏电流。     

自耦补偿稳压节电电路的研究

本文研究了自耦补偿稳压节电的工作原理及实现方式,并且利用电压调控方面的有关技术,采取强制方式来减少工作中的流通电流,达到节电的目的,同时提高线路的运行效率,具有很高的社会和经济效益。     

阈值补偿型UHF RFID整流电路模型研究

对UHF RFID阈值补偿型整流电路中的电流和电压变化情况进行分析。通过采用将电流波形近似为三角形的方法,提出了阈值补偿型整流电路的模型。基于SMIC 0.18 μm工艺,设计了一种适用于UHF RFID标签的整流电路,用于对模型进行验证。结果表明,该模型能够较好地预测输出电压与功率转换效率(PCE),当输入电压在0.4~0.7 V变化时,输出电压的最大误差为2.6%,PCE的最大误差为2.2%。     

一种适合芯片技术的语音特征提取电路

设计一种便于芯片技术实现、结构简单的语音特征提取电路. 它由带通滤波器组、整流电路和低通滤波器构成.同时,借此电路阐述一种充分利用器件特性设计电路的思想. 这种思想以完成功能为目的，不以完成算法为目标. 据此建立的数学模型可能很复杂，但电路结构简单，便于芯片实现，芯片资源利用率高. 对实际语音信号进行SPICE模拟结果初步表明，此电路可以得到与线性系统类似的语音特征.     

一种适合芯片技术的语音特征提取电路

设计一种便于芯片技术实现、结构简单的语音特征提取电路.它由带通滤波器组、整流电路和低通滤波器构成.同时,借此电路阐述一种充分利用器件特性设计电路的思想.这种思想以完成功能为目的,不以完成算法为目标.据此建立的数学模型可能很复杂,但电路结构简单,便于芯片实现,芯片资源利用率高.对实际语音信号进行SPICE模拟结果初步表明,此电路可以得到与线性系统类似的语音特征.     

纳米级CMOS电路的漏电流及其降低技术

随着CMOS工艺的进一步发展,漏电流在深亚微米CMOS电路的功耗中变得越来越重要.因此,分析和建模漏电流的各种不同组成部分对降低漏电流功耗非常重要,特别是在低功耗应用中.本文分析了纳米级CMOS电路的各种漏电流组成机制并提出了相应的降低技术.     

一种用于电源管理的高性能电荷泵

设计了一种用于电源管理的高性能交叉耦合电荷泵.与传统的Dickson电荷泵相比,该电荷泵不受阈值压降影响,电压输入范围大;同时,开关管采用最大过驱动电压,极大地减小了传导损耗.HSPICE仿真结果表明,当输入电压为5V、时钟频率为50 MHz时,最大效率达到96.3％,在空载条件下,升压效率高达99％.负载电流在10～120 μA范围内,输出电压只有1.55V的变化,具备较强的电流驱动能力.     

A Current Mirror for Low Voltage, High Performance Analog Circuits

A current mirror for low voltage analog and mixed mode circuits is proposed. The current mirror has high input and output voltage swing capability and can operate at ±1.0 V supply. P-Spice simulations confirm the input current range of 1 A to 500 A with 2.5 GHz bandwidth for the proposed current mirror. Adaptive biasing increases the input voltage swing capability and decreases the undesired offset current. Resistive and capacitive compensation are used to increase its bandwidth.     

Low Power and High Speed Multi Threshold Voltage Interface Circuits

Employing multiple supply voltages (multi- V_DD) is an effective technique for reducing the power consumption without sacrificing speed in an integrated circuit (IC). In order to transfer signals among the circuits operating at different voltage levels specialized voltage interface circuits are required. Two novel multi-threshold voltage (multi-V_th) level converters are proposed in this paper. The new multi-V_th level converters are compared with the previously published circuits for operation at different supply voltages. When the circuits are individually optimized for minimum power consumption, the proposed level converters offer significant power savings of up to 70% as compared to the previously published circuits. Alternatively, when the circuits are individually optimized for minimum propagation delay, the speed is enhanced by up to 78% with the proposed voltage interface circuits in a 0.18- mum TSMC CMOS technology.     

高速低功耗CMOS电荷泵的设计

提出一种适用于锁相环路的高速、低功耗电荷泵电路的设计。针对传统电荷泵电路的电流失配问题,本设计引入增益增强电路取代了传统电路中引用共源共栅来增加输出阻抗,大大提高了电路的性能。采用0.35μmCMOS工艺实现,在HSpice的平台下进行仿真。仿真结果表明,该电路充放电时间为40 ns,整体平均功耗为0.3 mW,实现了高速低功耗的目的。     

低功耗高精度温度多路采集测温系统研究

针对旋转物体、移动部件或物体内部温度分布采集的问题,文中设计了一种小体积、精度高、低功耗的温度测量系统。该系统能无线传输数据并能温度数据多通道采集。系统采用PT100作为温度传感器,利用高一致性和低导通阻抗的多路模拟开关ADG888实现多路测量控制。软件上,通过建立铂阻值与ADC转换结果的修正函数,对PT100的整个信号链进行系统校准,获得准确的PT100阻值。在比较多种非线性处理方法并进行误差分析后,采用PT100的传递函数校正非线性误差,以获得高精度的测量值。经测试,温度多路采集系统在0~300 ℃的设计温度范围内可达到0.5 ℃的精度。     

低压应用的高性能甚高频功率VDMOSFETs

采用梯形栅结构和难熔金属钼栅工艺 ,研制出了高性能 ,低电压工作 ,适用于移动通信的甚高频功率VDMOS场效应晶体管 .该器件在 175 MHz、 12 V低电压工作条件下 ,输出功率为 12 W,漏极效率为 70 % ,功率增益为 12 d B