共查询到10条相似文献,搜索用时 31 毫秒
1.
高压单边器件的衬底电流再次升高和相关的热载流子注入效应 总被引:1,自引:1,他引:0
基于泊松方程和幸运电子模型,推出了适用于高压n型器件衬底电流(ISUB)的公式,并且为模拟和实验测量的结果所验证.普通n型低压器件的热载流子注入(HCI)效应和ISUB相关.因此,ISUB特征曲线的解释理论和基于理论的正确公式表述对于确保器件设计的可靠性尤为重要.高压器件的ISUB随栅极电压变化在峰值后再次升高.然而在普通低压器件的经典特征曲线中,ISUB仅呈现一个峰.高压器件的ISUB再次升高及其相关的可靠性问题成为新的研究热点.最广为接受的理论(Kirk effect)认为,ISUB再次升高是因为栅控沟道内的经典强电场区移动到沟道外n 漏极的边缘.本文与之不同,认为高压器件ISUB的再次升高并非因为经典强电场区的移动,而是因为在n 漏极边缘出现独立的强电场区,和经典强电场区同时并存,这就是双强电场模型.该双强电场模型仅有经典强电场的ISUB方程不适用于高压器件,新的ISUB方程也由此双强电场模型推导出来,公式与实验结果吻合.进一步地,双强电场模型引进了空穴在氧化层的陷落机制,解释了高压器件的热载流子注入效应. 相似文献
2.
基于0.18 μm高压n型DEMOS(drain extended MOS)器件,报道了在衬底电流,Isub两种极值条件下作高压器件的热载流子应力实验,结果发现器件电学性能参数(如线性区电流、开态电阻、最大电导和饱和漏电流)随应力时间有着明显退化.通过TCAD分析表明,这主要是由于持续电压负载引起器件内部界面态的变化和电子注入场氧层,进而改变了器件不同区域内部电场分布所致.同时模拟研究还表明,在,Isub第一极大值条件下应力所致的器件退化,主要是由器件漏/沟道耗尽区域的电场强度增加引起的;而在Isub第二极值条件下的应力诱发器件退化,则主要是由漏端欧姆接触附近的电场加强所致. 相似文献
3.
4.
5.
本文在分析MOSFET衬底电流原理的基础上,提出了一种新型抗热载流子退化效应的CMOS数字电路结构.即通过在受热载流子退化效应较严重的NMOSFET漏极串联一肖特基二级管,来减小其所受电应力.经SPICE及电路可靠性模拟软件BERT2.0对倒相器的模拟结果表明:该结构使衬底电流降低约50%,器件的热载流子退化效应明显改善而不会增加电路延迟;且该电路结构中肖特基二级管可在NMOSFET漏极直接制作肖特基金半接触来方便地实现,工艺简明可行又无须增加芯片面积. 相似文献
6.
7.
8.
提出一种具有埋层低掺杂漏(BLD)SOI高压器件新结构。其机理是埋层附加电场调制耐压层电场,使漂移区电荷共享效应增强,降低沟道边缘电场,在漂移区中部产生新的电场峰。埋层电中性作用增加漂移区优化掺杂浓度,导通电阻降低;低掺杂漏区在漏极附近形成缓冲层,改善漏极击穿特性。借助二维半导体仿真器MEDICI,研究漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在器件参数优化理论的指导下,成功研制了700V的SOI高压器件。结果表明:BLD SOI结构击穿电压由均匀漂移区器件的204V提高到275V,比导通电阻下降25%。 相似文献
9.
研究了低压pMOS器件热载流子注入HCI(hot-carrier injection)退化机理,分析了不同的栅压应力下漏极饱和电流(Idsat)退化出现不同退化趋势的原因。结合实测数据并以实际样品为模型进行了器件仿真,研究表明,快界面态会影响pMOS器件迁移率,导致Idsat的降低;而电子注入会降低pMOS器件阈值电压(Vth),导致Idsat的上升。当栅压为-7.5V时,界面态的产生是导致退化的主要因素,在栅压为-2.4V的应力条件下,电子注入在热载流子退化中占主导作用。 相似文献