基于等离子体氮化工艺的超薄栅氧化膜的电学特性和可靠性

介绍了利用MMT等离子体氮化工艺和炉管NO退火氮化工艺制备的超薄栅介质膜的电学特性和可靠性. 结合两种氮化工艺在栅介质膜中形成了双峰和单峰的氮分布. 通过漏极电流、沟道载流子和TDDB的测试,发现栅介质膜中双峰的氮分布可以有效提高器件的电学特性,更为重要的是可以极大提高器件的击穿特性. 这指明了延长掺氮氧化膜在超大规模集成电路器件栅介质层中应用的寿命,使之有可能进一步跟上技术的发展.     

超薄LPCVD二氧化硅膜栅介质

本文介绍低温生长的薄LPCVD二氧化硅膜经短时间热退火后，热氮化后的物理及电学性质。与热生长二氧化硅膜性质进行比较，结果表明，LPCVD二氧化硅膜许多性质优于热生长二氧化硅膜。适合做MOS晶体管的栅介质。文中重点指出，小于10nm的超薄的LPCVD二氧化硅膜经快速热退火或热氮化后做MOS晶体管的栅介质，其电学特性优于热生长二氧化硅膜做栅介质的MOS晶体管。在低温器件及超大规模集成电路中有广泛的应用前景。     

栅介质氧化层缺失缺陷的形成原因及解决方案

氮氧化技术是45 nm及以下技术节点栅介质制备的关键工艺,严格控制由氮氧化工艺所诱发的界面缺陷是提高栅介质质量的重点.研究了形成栅介质氧化层缺失缺陷的原因,并提出了解决方案.结果表明,原位水蒸气生成(ISSG)热氧化形成栅介质氧化层后的实时高温纯惰性氮化热处理工艺是形成栅介质氧化层缺失缺陷的主要原因;在实时高温纯惰性氮化热处理工艺中引入适量的O2,可以消除栅介质氧化层的缺失缺陷.数据表明,引入适量O2后,栅介质氧化层的界面陷阱密度(Dit)和界面总电荷密度(ΔQtot)分别减少了12.5％和26.1％;pMOS器件负偏压不稳定性(NBTI)测试中0.1％样品失效时间(t0.1％)和50％样品失效时间(t50％)分别提高了18％和39％;32 MB静态随机存储器(SRAM)在正常工作电压和最小工作电压分别提高了9％和13％左右.     

离子注入氮化薄SiO2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化10nm薄栅SiO2的特性.实验证明氮化后的薄SiO2栅具有明显的抗硼穿透能力,它在FN应力下的氧化物陷阱电荷产生速率和正向FN应力下的慢态产生速率比常规栅介质均有显著下降,氮化栅介质的击穿电荷(Qbd)比常规栅介质提高了20%.栅介质性能改善的可能原因是由于离子注入工艺在栅SiO2中引进的N+离子形成了更稳定的键所致.     

离子注入氮化薄SiO_2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化 10 nm薄栅 Si O2 的特性 .实验证明氮化后的薄 Si O2 栅具有明显的抗硼穿透能力 ,它在 FN应力下的氧化物陷阱电荷产生速率和正向 FN应力下的慢态产生速率比常规栅介质均有显著下降 ,氮化栅介质的击穿电荷 (Qbd)比常规栅介质提高了 2 0 % .栅介质性能改善的可能原因是由于离子注入工艺在栅 Si O2 中引进的 N+离子形成了更稳定的键所致     

直接热氮化SiO2薄膜的电特性

对热生长SiO_2膜,在NH_3气氛中高温退火所形成的热氮化SiO_2薄膜是一种有希望用于VLSI工艺的介质膜。本文采用多种方法,较为全面地分析了不同氮化条件下这种薄膜的界面特性、介电性能、电子陷阱参数、掩蔽杂质扩散能力等电学特性;并用其做为绝缘栅制成MOSFET。讨论了热氮化对阈电压和表面电子迁移率的影响。     

离子注入氮化薄SiO2栅介质的特性

研究了通过多晶硅栅洲入氮离子氮化10nm薄栅SiO2的特性,实验证明氮化后的薄SiO2栅具有明显的抗硼穿透能力,它在FN应力下的氧化物陷阱电荷产生速率和正向FN应力下的慢态产生速率比常规栅介均有显下降,氮化栅介质的击穿电荷（Qbd)比常规栅介质提高了20％,栅介质性能的可能原因是由于离子注入工艺在栅SiO2中引进的N^ 离子形成了更稳定的键所致。     

DLTS技术研究富氮SiOxNy薄介质膜的电学特性

采用深能级瞬态谱技术（ＤＬＴＳ）,测试了等离子体增强化学汽相淀积（ＰＥＣＶＤ）法低温制备的富氮的ＳｉＯｘＮｙ栅介质膜的电学特性（界面态密度、俘获截面随禁带中能量的变化关系）,结果表明,采用合适的ＰＥＣＶＤ低温工艺淀积ＳｉＯｘＮｙ膜可以制备性质优良的栅介质膜。     

基于原位水汽生成的超薄栅氧膜电学特性研究

介绍了针对利用原位水汽生成工艺制作的超薄栅介质膜的电学特性研究.通过电荷泵和栅极隧穿漏电流的测试,证明了原位水汽生成工艺相比传统炉管氧化工艺能够有效地提高界面态特性,这种电学特性上的提高被认为与活性氧原子的氧化机制有关.同时,通过测试还发现提高生长温度和减小H2在反应气体中的比重可以获得更好的电特性,这也指明了原位水汽生长工艺存在进一步提高的可能.     

氮化H2-O2合成薄栅介质的击穿特性

研究了14～16nm的H2-O2合成薄栅介质击穿特性.实验发现,N2O气氛氮化H2-O2合成法制备的薄栅介质能够有效地提高栅介质的零时间击穿特性.H2-O2合成法制备的样品,其击穿场强分布特性随测试MOS电容面积的增加而变差,而氮化H2-O2合成薄栅介质的击穿特性随测试MOS电容面积的增加基本保持不变.对于时变击穿,氮化同样能够明显提高栅介质的击穿电荷及其分布.     

氮化H2-O2合成薄栅介质的击穿特性

研究了14～16nm的H2-O2合成薄栅介质击穿特性.实验发现,N2O气氛氮化H2-O2合成法制备的薄栅介质能够有效地提高栅介质的零时间击穿特性.H2-O2合成法制备的样品,其击穿场强分布特性随测试MOS电容面积的增加而变差,而氮化H2-O2合成薄栅介质的击穿特性随测试MOS电容面积的增加基本保持不变.对于时变击穿,氮化同样能够明显提高栅介质的击穿电荷及其分布.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

Au/CdTe+ZnS/HgCdTe双层介质膜MIS器件的制备及研究

通过介质膜ZnS、CdTe薄膜材料的Ar+束溅射沉积研究,结合HgCdTe器件工艺,成功制备了以ZnS、CdTe双层介质膜为绝缘层的HgCdTeMIS器件;通过对器件的C-V特性实验分析,获得了CdTe/HgCdTe界面电学特性参数.实验表明溅射沉积介质膜CdTe+ZnS对HgCdTe的表面钝化已经可以满足HgCdTe红外焦平面器件表面钝化的各项要求.     

多晶硅注氮制备4.6nm超薄栅介质

为了改善深亚微米CMOS器件p+-poly栅中硼扩散问题,通过选择合适的注氮能量和剂量,采用多晶硅栅注氮工艺,既降低了硼在多晶硅栅电极中的扩散系数,又在栅介质内引入浓度适宜的氮,有效地抑制了硼在栅介质内的扩散所引起的平带电压漂移,改善了Si/SiO2界面质量,提高了栅介质和器件的可靠性,制备出了性能良好的4.6nm超薄栅介质.     

多晶硅注氮制备4.6nm超薄栅介质

为了改善深亚微米CMOS器件p+ - poly栅中硼扩散问题,通过选择合适的注氮能量和剂量,采用多晶硅栅注氮工艺,既降低了硼在多晶硅栅电极中的扩散系数,又在栅介质内引入浓度适宜的氮,有效地抑制了硼在栅介质内的扩散所引起的平带电压漂移,改善了Si/Si O2 界面质量,提高了栅介质和器件的可靠性,制备出了性能良好的4 .6 nm超薄栅介质.     

热氮化SiO_2膜性能的试验研究

本文报导对热氮化SiO_2膜的研究结果.热氮化SiO_2膜的腐蚀特性、抗氧化特性的研究表明膜的化学结构与SiO_2不同.采用AES表面分析技术观察了膜中化学成份,从而证实了膜中的氮含量取决于氮化前的SiO_2膜厚和氮化时的条件,热氮化SiO_2膜的电学特性、抗辐射性能明显优于SiO_2膜.     

先进的Hf基高k栅介质研究进展

随着CMOS器件特征尺寸的不断缩小,SiO2作为栅介质材料已不能满足集成电路技术高速发展的需求,利用高k栅介质取代SiO2栅介质成为微电子技术发展的必然.但是,被认为最有希望替代SiO2的HfO2由于结晶温度低等缺点,很难集成于现有的CMOS工艺中,新型Hf基高k栅介质的研究成为当务之急.据报道,在HfO2中引入N、Si、Al和Ta可大大改善其热力学稳定性,由此形成的高k栅介质具有优良的电学特性,基本上满足器件的要求.本文综述了这类先进的Hf基高k栅介质材料的最新研究进展.     

Au／CdTe＋ZnS／HgCdTe双层介质膜MIS器件的制备及研究

通过介质膜ZnS、CdTe薄膜材料的Ar^ 束溅射沉积研究,结合HgCdTe器件工艺,成功制备了以ZnS、CdTe双层介质膜为绝缘层的HgCdTe MIS器件;通过对器件的C－V特性实验分析,获得了CdTe/HgCdTe界面电学特性参数。实验表明：溅射沉积介质膜CdTe ZnS对HgCdTe的表面钝化已经可以满足HgCdTe红外焦麦面器件表面钝化的各项要求。     

0.25 μm介质栅与非介质栅PHEMT的性能比较分析

为提高PHEMT性能,从改进PHEMT结构出发,采用介质栅器件结构,研制了0.25 μm介质栅PHEMT器件,并与Win公司生产的0.25 μm非介质栅器件的频率特性、开态击穿和功率特性进行了比较.介质栅器件选用了合适的栅凹槽的宽度和掺杂浓度,提高了开态击穿电压.这意味着可以在更高的电压下稳定的工作而不被烧毁.0.25 μm介质栅器件的截止频率达到19 GHz,开态击穿电压超过11 v,功率密度超过1 W/mm,表现出了较非介质栅器件更为优异的功率性能.最后分析了介质栅器件的优势和有待改进的方向,优化器件栅凹槽形貌,调整栅帽下面介质的厚度,使用双场板结构等可以进一步提升器件性能.