共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
依据标准IEEE Std.1596.3-1996,提出了一种高速低电压差分信号(LVDS)发射器电路,给出电路结构、仿真数据及版图。电路采用65 nm 1P9M CMOS Logic工艺设计实现。用Spectre仿真器对发送器进行模拟仿真,仿真结果表明该发射器电路在电源电压为2.5 V的工作条件下,数据传输速率可以达到2 Gbps,平均功耗为9mW。 相似文献
3.
针对神经信号测量系统的功耗和增益问题,提出一种增益可调的低功耗16通道神经信号测量以及刺激系统。该系统电路的放大级由16个前置放大器、1个多路转换器以及2个宽频后置放大器组成。系统包含1个逻辑控制单元,用于从缓冲器中获取实测结果,同时也可以控制电路的偏置电流、高通转折频率、后置放大器增益以及刺激电流强度。可将所有通道配置为输出,利用双极电流脉冲刺激神经元。提出的系统电路是采用低成本0.18 μm IC工艺制成。实际测试结果显示,相比其他类似结构电路,提出电路的功率消耗最低,仅为1.31到1.48 mW,可调增益最高可达76.2dB,数据传输速率可达3.5Mbps。 相似文献
4.
5.
一种高速低功耗LVDS接收器电路的设计 总被引:1,自引:0,他引:1
介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s-1的数据传输速率,平均功耗为3 mW。 相似文献
6.
《固体电子学研究与进展》2016,(2)
随着半导体技术的发展,芯片接口的数据传输率制约着芯片性能的提升,采用低压差分接口能够有效提升接口的数据传输率、降低接口功耗并抑制传输噪声。文中介绍了典型的低压差分接口电路及其工作原理,并在此基础上对低压差分接口电路进行了重新设计。设计的低压差分接口电路能够工作在1.8V,数据传输率达1.6Gb/s,功耗0.45mW。 相似文献
7.
基于0.18μm CMOS工艺设计了一款低温漂延时电路,适用于不能使用锁相环电路又对信号传输精度有要求的低功耗传感检测应用。采用正温度系数的偏置电压,通过电流镜为延时电路提供一个正温度系数的偏置电流,利用偏置电流约束电路的延时温漂,实现温漂粗调。采用数字时间转换器,通过外部输入配置,对粗调后的延时进行动态细调,使得延时电路具有更高的动态稳定性和更低的温漂特性。电路测试结果表明,在3.3 V的电源电压下,-55~125℃内延时电路的温度系数为125×10-6/℃,静态功耗仅为0.72 mW。 相似文献
8.
刘子仪 《电子元器件与信息技术》2023,(3):20-23+28
本文基于自适应偏置电流电路,设计了一款超低功耗的低压差线性稳压器(LDO),使用动态零点补偿技术使电路稳定,提出了以比较器为核心的基于电容耦合电压峰值检测的过冲电压削减电路,以减小LDO在负载电流向下突变时产生的过冲电压。在使用自适应电流偏置电路以及过冲电压削减电路的情况下,空载状态的LDO静态电流小于590nA。本设计在两级误差放大器的输出端添加二极管连接形式的PMOS作为缓冲级,一方面有利于LDO的稳定,另一方面增强了LDO的瞬态响应特性。另外,本设计采用了0.18μm CMOS工艺,利用Cadence设计平台进行仿真验证,得到了一款输出电压为3.3V、最大负载电流为200mA、负载电流范围内相位裕度均在50°以上、负载电流在1mA与200mA之间以10ns跳变时得到的欠冲电压为160mV、过冲电压136mV的超低功耗LDO。 相似文献
9.
在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。 相似文献
10.
本文介绍了一种能消除共模噪声并抑制偶次谐波的全差分结构开环 20 GSps 采样保持放大器 (THA). 采用CMOS开关和dummy开关实现高速和良好的线性度. 输入缓冲采用交叉耦合对抑制电荷注入和时钟馈通. 输入缓冲和输出缓冲采用有源电感负载增大信号带宽. 电路采用0.18 μm SiGe BiCMOS 工艺实现,电路设计只使用CMOS器件,电源电压为1.8V,芯片核心面积为0.024 mm2. 测试结果显示该THA芯片在20GSps采样速率下对于4GHz正弦输入信号的SFDR为32.4 dB, 三次谐波失真为-48 dBc. 电路有效精度带宽为12 GHz, FOM仅为0.028 mW/GHz. 相似文献
11.
设计了一种无电阻和运算放大器的带隙基准源来降低带隙基准源电路设计的复杂度。采用自偏置结构来避免设计启动电路和偏置电路,所有的MOS管都工作在亚阈值区域以实现低功耗设计,使得整个电路结构能在1.2 V的低电压下工作,此外采用了由BJT构成的高阶温度补偿电路改善电路的温漂系数。本电路采用SMIC 0.18μm CMOS混合工艺,仿真结果表明,在1.2 V的电源电压下,在-10~110℃之间,基准电压为579 m V,温漂系数仅为8.4×10-6℃-1,功耗仅为742 n W,版图面积仅为5.35×10-9 m2。 相似文献
12.
设计了一种新型Class-AB轨到轨CMOS单位增益模拟缓冲器。实现电路基于并行互补差分对输入,在保持整个电路简洁的同时,可提供低功耗Class-AB输出方式,使电路实现轨到轨的电平跟踪功能。使用0.35μm工艺库仿真,结果表明,该缓冲器具备较大的电容驱动能力,可以应用在具有大电容负载的场合。使用特殊设计方式,使电路主极点移动到输出节点上,彻底解决了大负载电容下电路的稳定性问题。电路使用3.3V单极性电源,在负载电阻大于1MΩ时,可以提供完全的轨到轨输出。在20pF负载电容时,输出摆率为+7.9V/μs和-5.8V/μs,整个电路的静态功耗仅为184μW。 相似文献
13.
基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V.该电路工作在大负载电流和小负载电流两种模式下.对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性.低功耗模式下,静态电流可以低至3.75uA.全负 、载范围内,增益可达6... 相似文献
14.
15.
基于CSMC的0.5μmCMOS工艺,设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器,采用最大电流选择电路作为输入级,AB类结构作为输出级。通过cadence仿真,其输入输出均能达到轨到轨,整个电路工作在3 V电源电压下,静态功耗仅为0.206 mW,驱动10pF的容性负载时,增益高达100.4 dB,单位增益带宽约为4.2MHz,相位裕度为63°。 相似文献
16.
基于0.18μm SiGe BiCMOS工艺,设计了一种用于10位200 MHz高速流水线模数转换器的CMOS LVDS收发电路。该收发电路由发射器(TX)和接收器(RX)组成。发射器通过带共模反馈的闭环控制电路,将0~3.3 V的CMOS信号转换成(1.2±0.35)V的LVDS信号。接收器采用一个轨至轨预运算放大器保证LVDS信号的完整接收,并实现一定的增益,之后由迟滞比较器和输出缓冲器实现对共模噪声的抑制以及信号驱动能力的提高,最终正确恢复出CMOS信号。仿真结果表明,在400 MHz脉冲输入下,收发器可以稳定工作在3.3 V电源电压,总功耗仅为22.4 mW。 相似文献
17.
18.
提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。 相似文献
19.
正上海宏力半导体制造有限公司(以下简称"宏力半导体"),专注于差异化技术的半导体制造领先企业,宣布成功建立国内首个0.18μm"超低漏电"(Ultra-Low-Leakage,ULL)嵌入式闪存工艺平台。0.18μm"超低漏电"嵌入式闪存工艺平台由宏力半导体自主开发完成。此次推出的"超低漏电"工艺平台在宏力半导体现有的0.18微米"低功耗"(Low-Power,LP)工艺平台上实现了进一步技术提升,其N/P晶体管在1.8伏操作电压下可分别输出与"低功耗"工艺等同的525/205μA/μm驱动电流,但其N/P管静态漏电分别仅为0.6pA/μm和0.2pA/μm,达到业界领先水平。 相似文献