一种基于单电子隧穿结和MOS晶体管的混合随机数发生器

提出了一种新颖的单电子随机数发生器(RNG).该随机数发生器由多个单电子隧穿结(MTJ)以及单电子晶体管(SET)/MOS管混合输出电路组成.MTJ被用于实现一个高频率的振荡器.它利用了电子隧穿的物理随机性得到了很大的振荡频率漂移.SET/MOS管输出电路放大并输出MTJ振荡器的输出信号.该信号经过一个低频信号采样后,产生随机数序列.所提出的随机数发生器使用简单的电路结构产生了高质量的随机数序列.它具有简单的结构,输出随机数的速度可以高达1GHz.同时,该电路还具有带负载能力以及很低的功耗.这种新颖的随机数发生器对未来的密码和通讯系统具有一定的应用前景.     

单电子隧道结隧穿特性研究与仿真

基于单电子隧道结电压特征公式[1],借助Matlab拟合其隧穿特性曲线,给出了时不变和时变偏置电流作用下的I-V特性震荡曲线,并就仿真结果进行分析,将该模型应用于单电子盒进行仿真验证,出现了明显的库仑台阶,仿真曲线印证了理论分析结果.利用Matab强大的计算功能进行单电子器件特性仿真对单电子器件的应用研究有重要意义.     

一种感应PN结隧穿场效应晶体管

提出了一种在源区形成感应PN结的隧穿场效应晶体管,利用Silvaco TCAD对器件的工作原理进行了验证,并仿真分析了器件的静态电学特性以及动态特性。结果表明,这种结构的TFET具有低的亚阈值斜率(51mV/dec.)、高的开态电流(5.88μA/μm)、高的开/关态电流比(ION/IOFF为107)以及低至9ps的本征延迟时间,表明利用该结构的TFET器件有望构成高速低功耗逻辑单元。     

一种基于亚稳态的真随机数发生器

设计实现了一种64位输出的真随机数发生器。在传统Fibonacci环形振荡器和Galois环形振荡器的基础上,通过控制电路使环形振荡器的输出在亚稳态与稳态之间不断切换,为生成的随机序列引入真随机性。通过加入后处理模块,提高随机序列的质量和增加每比特的熵,并利用DES算法实现随机序列的重新组合。利用FPGA进行实验验证后,最终集成在一个加密USB盘控制器芯片内,产生的随机序列通过了NIST SP800-22标准检测。采用110 nm CMOS工艺,该芯片实现了批量生产。     

一种基于锁相环的真随机数发生器

对高质量随机数的要求与日俱增,导致了真随机数发生器受到广泛关注;系统芯片技术的出现和发展,提出了实现片上随机数发生器的需要;鉴于这两个现实状况,该文提出了一种基于锁相环噪声源的随机数发生器实现方法.实验结果表明该方法具有真随机性,易于实现和系统集成.     

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。     

单电子晶体管I-V特性数学建模

基于正统单电子理论，提出了单电子晶体管的I-V特性数学模型。该模型的优点是：它由实际物理参数直接获得；支持双栅极工作，更利于逻辑电路应用。I-V特性和跨导仿真结果证实了它的准确性。     

一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数.为了使输出平稳,在输出级设计了异或链和伪随机网络.理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片在1 MHz时钟下输出满足随机性测试的串行随机数.     

基于振荡器的高性能真随机数发生器

设计了一种应用于信息安全SoC平台的基于振荡器的高性能真随机数发生器,其利用放大的电阻热噪声来增大慢振荡器的抖动,使得前后两次采样相互独立,提高了序列的随机性能。采用T触发器采样消除快振荡器占空比偏差的影响。真随机数发生器采用TSMC 0.25μm CMOS工艺,输出速率达4Mbps,通过NIST FIPS140-1和SP800-22中的各项测试。芯片面积为0.09mm2,工作电压为2.5V,功耗为4.15mW。     

Te掺杂超宽带隙隧穿结研究

研究制备得到峰值电流密度为65.3A/cm2的GaInP/AlGaAs宽带隙隧穿结和峰值电流密度为6.1A/cm2的AlGaInP/AlGaAs超宽带隙隧穿结。在隧穿结中使用二乙基碲（DETe）作为n型掺杂剂,实验中研究了材料生长温度、阀门开关处理以及DETe的流量等生长参数。采用预掺杂和升温后处理的方式来解决碲源的开关效应,而Te掺杂引入的晶格失配采用应力平衡技术来消除。另外研究了不同DETe流量下制备得到的隧穿结性能。     

电容耦合互初型单电子晶体管逻辑单元的数值模拟

根据单电子系统半经典模型,采用蒙特卡罗法单电子模拟程序对电容耦合的类ＣＭＯＳ单电子逻辑单元在不同参数条件下转移特性进行数值模拟,这种模拟器的物理内涵是通过建立ｎ沟单电子晶体管（ＳＥＴ）开关单元、ｑ沟ＳＥＴ开关单元以及互补型ＳＥＴ开关单元的电容电压荷方程,然后根据隧道前后系统自由能的变化来确定系统的隧穿率,建立电流－电压方程来决定开关特性而得到的。     

电容耦合互补型单电子晶体管逻辑单元的数值模拟

根据单电子系统半经典模型 ,采用蒙特卡罗法单电子模拟程序对电容耦合的类 CMOS单电子逻辑单元在不同参数条件下的转移特性进行数值模拟。这种模拟器的物理内涵是通过建立n沟单电子晶体管 (SET)开关单元、p沟 SET开关单元以及互补型 SET开关单元的电容电压电荷方程 ,然后根据隧穿前后系统自由能的变化来确定系统的隧穿率 ,建立电流 -电压方程来决定开关特性而得到的。     

Low Temperature Characteristics of Schottky Barrier Single Electron and Single Hole Transistors

Schottky barrier single electron transistors (SB‐SETs) and Schottky barrier single hole transistors (SB‐SHTs) are fabricated on a 20‐nm thin silicon‐on‐insulator substrate incorporating e‐beam lithography and a conventional CMOS process technique. Erbium‐ and platinum‐silicide are used as the source and drain material for the SB‐SET and SB‐SHT, respectively. The manufactured SB‐SET and SB‐SHT show typical transistor behavior at room temperature with a high drive current of 550 μA/μm and ?376 μA/μm, respectively. At 7 K, these devices show SET and SHT characteristics. For the SB‐SHT case, the oscillation period is 0.22 V, and the estimated quantum dot size is 16.8 nm. The transconductance is 0.05 μS and 1.2 μS for the SB‐SET and SB‐SHT, respectively. In the SB‐SET and SB‐SHT, a high transconductance can be easily achieved as the silicided electrode eliminates a parasitic resistance. Moreover, the SB‐SET and SB‐SHT can be operated as a conventional field‐effect transistor (FET) and SET/SHT depending on the bias conditions, which is very promising for SET/FET hybrid applications. This work is the first report on the successful operations of SET/SHT in Schottky barrier devices.     

纳米结构制备技术

随着纳米加工技术的发展,纳米结构器件必将成为将来的集成电路的基础.本文介绍了几种用电子束光刻、反应离子刻蚀方法制备硅量子线、量子点和用电子束光刻、电子束蒸发以及剥离技术制备纳米金属栅的工艺方法;用这种工艺方法在P型SIMOX硅片上成功制造的一种单电子晶体管,在其电流电压-特性上观测到明显的库仑阻塞效应和单电子隧穿效应.     

硅单电子晶体管的制造及特性

报道了采用电子束光刻、反应离子刻蚀及热氧化等工艺,在p型SIMOX(separation by implanted oxygen)硅片上成功制造的一种单电子晶体管.特别是,提供了一种制造量子线和量子点的工艺方法,在器件的电流-电压特性上观测到明显的库仑阻塞效应和单电子隧穿效应.器件的总电容约为9.16aF.在77K工作温度下,也观测到明显的电流-电压振荡特性.     

硅单电子晶体管的制造及特性

报道了采用电子束光刻、反应离子刻蚀及热氧化等工艺,在p型SIMOX(separation by implanted oxygen)硅片上成功制造的一种单电子晶体管.特别是,提供了一种制造量子线和量子点的工艺方法,在器件的电流-电压特性上观测到明显的库仑阻塞效应和单电子隧穿效应.器件的总电容约为9.16aF.在77K工作温度下,也观测到明显的电流-电压振荡特性.     

基于碳纳米管的电子器件

碳纳米管有着众多独特的性质 ,尤其是它的电学性质。近几年来 ,碳纳米管的研究已展示出了在纳米电子器件上的应用前景 ,即通过构建尺寸只有几十纳米甚至更小的基于碳纳米管的电子器件和连线 ,实现速度远快于而功耗远小于目前集成电路的碳纳米管集成电路。文中在讨论碳纳米管电学性质的基础上 ,主要介绍基于碳纳米管的结、场效应晶体管和单电子晶体管等最新研究和进展     

纳米结构制备及硅单电子晶体管的研究

介绍了用电子束光刻、反应离子刻蚀方法制备硅量子线和用电子束光刻、电子束蒸发以及剥离技术制备纳米金属栅的工艺方法;用这种工艺在p型SIMOX硅片上成功制造了一种单电子晶体管;在器件的电流电压特性上观测到明显的库仑阻塞效应和单电子隧穿效应以及在固定的Vds电压下,源漏电流(Ids)随栅极电压(Vgs)变化的一系列周期变化的电流振荡特性.