在GaAs和InP晶片上用PECVD法淀积Si_3N_4膜

本文报导用PECVD法成功地在GaAs和InP晶片上制作了Si_3N_4膜。文中给出了不同射频功率、淀积温度及Si/N比条件下所得到的淀积速率、薄膜折射率及腐蚀速率等主要实验数据。首次报导直接利用椭圆偏振光测厚仪测量GaAs和InP衬底上所淀积的Si_3N_4膜,同时用红外透射光谱分析了Si_3N_4膜。     

InP/InGaAs PIN红外探测器增透膜的研究

简单介绍了单层增透膜的基本工作原理,并理论计算了增透膜为SiO2和Si3N4时InP/InGaAs PIN探测器的透射率.计算结果表明Si3N4的增透效果要优于SiO2,通过测试淀积有Si3N4增透膜的探测器的响应度,并和理论计算的透射率进行比较,研究了不同的淀积工艺对响应度的影响和探测器在不同应用时膜厚的设计方法.     

PECVD氮化硅膜氢键及硅悬挂键的研究

用红外光谱、背散射能谱和电子自旋共振波谱研究了不同淀积条件下生长的PECVD氮化硅膜中的氢键,Si/N比和硅悬挂键。对薄膜在不同温度、氮气保护下退火后的氢键及硅悬挂键的变化也进行了测试和分析。     

高温超导陶瓷材料布线展望

最近,IBM研究中心在Mg与Al_2O_3衬底上淀积高温超导膜,经过光刻和注入,制作了超导干涉元件。日立制作所推出了三端子超导晶体管,并用光刻和反应刻蚀,制成了超导陶瓷磁通计。笔者设想VLSI中,能否利用半导体工艺实现超导布线,在Si上直接涂超导膜,Si易向陶瓷中扩散。美国已有在Si上涂ZrO_2作过渡层,再淀积超导膜,效果良好。     

肖特基势垒二极管SiO2-Si3N4复合钝化膜研究

对Si肖特基势垒二极管的钝化技术进行了研究。研究了不同淀积温度、气体流量、射频功率以及气体压力等工艺技术条件下,淀积PECVD SiO_2和LPCVD Si_3N_4膜的介电强度E、介电常数ε_r、耐压V、针孔密度、漏电流I、内应力σ、片间均匀性以及片内均匀性等性能。研究了PECVD SiO_2膜的增密技术。提出了一种应力小、漏电流小且抗辐照能力较好的PECVD SiO_2/LPCVD Si_3N_4复合介质膜钝化工艺方法和技术条件,提高了肖特基势垒二极管的性能。     

低温下氮化硅膜的制备及特性的分析研究

本文阐述了等离子增强化学汽相淀积(PECVD)氮化硅膜的生长原理和方法;对于在不同衬底,如Si,特别是GaAs和金属膜上淀积氮化硅膜的各种影响因素进行了理论和实验分析;针对GaAs上淀积氮化硅膜的特殊现象提出了新的解释;推导出了SiN膜性能参数Si/N、折射率、Si-H键和N-H键密度等量之间关系的经验公式;研完了MNM电容上下电极对SiN性能的影响,指出用Ti-Pt-Au做下电极,Al做上电极可以提高电容耐压;确立了优化的条件,在较低温度(200～300℃)下生长出了氧含量极低、致密耐击穿电压高的优质SiN膜,该介质膜实用于半导体单片集成电路和高耐薄膜电容。     

PECVD Si_3N_4膜工艺研究

本文叙述通过射频电场产生的辉光放电等离子体,在200～300℃的温度条件下淀积Si_3N_4膜。给出不同射频功率、淀积温度和Si/N气体浓度条件下得到的淀积速率、腐蚀速率和折射率等实验数据,以及它们对膜质量、膜均匀性的影响。同时还给出红外光谱仪分析膜组分的结果。     

等离子增强化学汽相淀积a-SiC:H簿膜的AES研究

用俄歇电子能谱(AES)对等离子增强化学汽相淀积(PECVD)氢化非晶碳化硅(a-SiC∶H)薄膜进行了组分的深度剖析、半定量分析以及化学分析.俄歇深度剖析曲线表明PECVD淀积的薄膜均匀性非常好;用俄歇半定量结果比较了薄膜成分同淀积工艺参量之间的一些关系;根据实验获得的Si LVV和CKLL俄歇谱比较和讨论了不同[Si]/[C]浓度比薄膜的化学特征.     

InSbCID焦平面器件中介质膜的制备和应用

本文介绍了等离子增强化学汽相淀积(简称PECVD)二氧化硅的生长原理.用硅烷(SiH_4)和二氧化碳(CO_2)通过射频电场产生辉光放电等离子体,以此增强化学反应降低淀积温度.在60～300℃下,SiH_4流量为0.5～2.0升/分,CO_2流量为0.2～1.5升/分,淀积压力为0.8～3.5托,射频功率为20～50瓦,极板间距为12～20.5毫米的条件下淀积二氧化硅膜.给出了射频功率、淀积压力、气体流量比等对淀积速率的影响以及红外光谱分析结果.其次,简述了PECVD二氧化硅钝化膜的性能及其在全单片锑化铟红外电荷注入器件(FMInSbIRCID)研制中的应用情况.     

Si3N4膜对MOS电容器存储时间影响的研究

Si3N4薄膜淀积速率对MOS电容器存储时间影响很大。在850℃下，栅介质SiO2膜厚度100nm，MOS电容器存储时间420s。在50Pa真空压力下，通过淀积70nm厚Si2N4薄膜后，MOS电容器无存储时间。经900℃O2气氛退火40min，MOS电容器的存储时间也不到2s。采用声7孔径降低气体流速，从而降低淀积速率，在840℃下，栅介质SiO2膜厚度100nm，MOS电容器存储时间420s；在60．71Pa真空压力下，淀积70nm厚Si3N4薄膜后，MOS电容器存储时间曲线不正常，经900℃O2气氛退火40min，曲线恢复正常，MOS电容器存储时间达到400s以上。     

PECVD生长氮化硅介质膜的工艺研究

对PECVD生长氮化硅介质膜的工艺条件进行了实验研究,获得了生长氮化硅介质膜的最佳工艺条件,制出了高质量的氮化硅介质膜,对样品进行了湿法腐蚀和超声实验,在显微镜下观察无膜脱落现象发生。阐述了几种工艺参数对介质膜生长的影响。     

Top Contact Pentacene Organic Thin Film Field Effect Transistors

Using pentacene as an active material, the organic thin film transistors were fabricated on Si_(3)N_(4)/p-Si substrates by using RF-magnetron sputtered amorphous aluminium as the gate electrode contact, and using highly doped Si as the gate electrode and substrate with plasma-enhanced chemical vapor deposited (PECVD) silicon nitride as gate dielectric. Pentacene thin films were deposited by thermal evaporation on dielectrics as the active layer, then RF-magnetron sputtered amorphous aluminium was used as the source and drain contacts. Measurement results show that field effect mobility and threshold voltage are 0.043 cm~2/(V·s) and 12.6 V, respectively, and on-off current ratio is nearly 1×10~(3).     

单管卧式热壁型PECVD设备

介绍了一种用于氮化硅薄膜生长的等离子增强化学气相淀积设备,着重阐述了该设备的结构组成、工艺原理及控制。     

Se+ ion implantation into encapsulated GaAs

PECVD Si3N4 was deposited on undoped SI (100) GaAs. Se+ ions were implanted with a dose of 1×1014 ions cm?2 at an ion energy of 400 keV through the Si3N4 layer. Annealing was carried out on a dual graphite strip heater at temperatures up to 900°C for 100 s. Transmission electron microscope studies show a large concentration of damage in the form of dense dislocation tangles and long-range strain centres at the Si3N4/GaAs interface. Below this sheet of gross damage the material contains a relatively low density of dislocation loops. Electrical measurements indicate that, for a similar implant condition directly into GaAs, a relatively high electrical activity is measured compared with that of the implants through the Si3N4 encapsulating layer.     

卧式PECVD在太阳能行业的应用

介绍了一种用于太阳能行业淀积氮化硅薄膜的等离子增强化学气相淀积设备,叙述了该设备的结构组成,并重点阐述了工艺原理及关键技术的改进。     

Electrical characteristics of low temperature polysilicon TFT with a novel TEOS/oxynitride stack gate dielectric

This investigation is the first to demonstrate a novel tetraethylorthosilicate (TEOS)/oxynitride stack gate dielectric for low-temperature poly-Si (LTPS) thin film transistors (TFTs), composed of a plasma-enhanced chemical vapor deposition (PECVD) thick TEOS oxide/ultrathin oxynitride grown by PECVD N/sub 2/O-plasma. The stack oxide shows a very high electrical breakdown field of 8.4 MV/cm, which is approximately 3 MV/cm larger than traditional PECVD TEOS oxide. The field effective mobility of stack oxide LTPS TFTs is over 4 times than that of traditional TEOS oxide LTPS TFTs. These improvements are attributed to the high quality N/sub 2/O-plasma grown ultrathin oxynitride forming strong Si/spl equiv/N bonds, as well as to reduce the trap density in the oxynitride/poly-Si interface.     

a-SiN_x/nc-Si/a-SiN_x三明治结构的电荷存储效应

采用等离子体增强化学气相淀积 (PECVD)生长技术结合限制性结晶原理 ,采用与硅平面工艺相兼容的准静态热退火方法 ,使 a-Si:H层晶化 ,制备出了高密度的、尺寸均匀的 nc-Si薄膜 ;利用 Raman散射和透射电镜 (TEM)技术 ,分析了样品的结构特性 ;采用 C-V测量方法 ,通过对退火和未退火样品的对比分析 ,对该三明治样品的电学性质进行了研究 ,观察到 nc-Si薄膜的电荷存储现象 ,并且该现象与 nc-Si层的厚度有着明显的关系。     

在ZnO/Si衬底上ZnCdSe/ZnSe多量子阱的生长与光学特性

在经NH3等离子体氮化的Si(100)衬底上。用等离子体增强化学气相淀积(PECVD)的方法生长了ZnO缓冲层，经X射线衍射(XRD)测量，得到了单一取向的ZnO(0002)膜。在此ZnO缓冲层上利用低压金属有机化学气相淀积(LP-MOCVD)方法生长了较高质量的ZnCdSe／ZnSe量子阱。通过不同阱宽的ZnCdSe／ZnSe量子阱生长和测量，得到了多级共振拉曼峰。从发光谱中可见，在1520nm附近有很强的发光，而在未覆盖ZnO的Si衬底上直接生长的ZnCdSe／ZnSe量子阱结构，其光致发光(PL)谱未见发光。可见，在氮化的Si衬底上覆盖ZnO膜生长的ZnCdSe/ZnSe量子阱质量较好。是一种在Si衬底上生长Ⅱ-Ⅵ族化合物半导体材料的有效方法。     

氧化后退火技术对SiO2/4H-SiC界面态密度的影响

采用等离子体增强化学气相沉积(PECVD)低温处理和高温快速退火的技术,研究了退火条件对SiO2/4H-SiC界面态密度的影响.在n型4H-SiC外延片上高温干氧氧化50 nm厚的SiO2层并经N2原位退火,随后在PECVD炉中对样品进行350℃退火气氛为PH3,N2O,H2和N2的后退火处理,之后进行高温快速退火,最后制备Al电极4H-SiC MOS电容.I-V和C-V测试结果表明,各样品的氧化层击穿场强均大于9 MV/cm,PH3处理可以降低界面有效负电荷和近界面氧化层陷阱电荷,但PH3处理样品的界面态密度比N2O处理的结果要高.经N2O氛围PECVD后退火样品在距离导带0.2和0.4 eV处的界面态密度分别约为1.7× 1012和4×1011eV-1·cm-2,有望用于SiC MOSFET器件的栅氧处理.