战场电视侦察系统中视频压缩技术及其DSP实现

数字视频压缩是多媒体应用中的关键技术。该文针对战场电视侦察系统的需求提出了一种可行的MPEG-4视频编解码方案,阐述了基于数字信号处理器ADSP21160、数字视频采集芯片Bt829、数字视频合成芯片ADV7175的硬件设计电路以及MPEG-4视频压缩标准的软件程序的算法及其实现。实验表明该文提出的MPEG-4视频编解码器设计方案是可行的。     

MPEG-4编码技术应用及FPGA实现

为满足视频通信、智能化监控等的需求，研究了MPEG-4编码技术的应用特点，设计了基于FPGA的MPEG-4编码器IP。通过分类比较的方法，研究分析了MPEG-4编码技术在不同类型中的应用方案，总结归纳了各类应用的特点，为进一步提高编码器的效率、满足低功耗的要求，在FPGA上设计并实现了MPEG-4编码器。经测试表明：该设计方案编码高效，符合实时视频通信的需求，可广泛应用在移动视频通信、远程无线监控等领域。     

基于AT2401的MPEG-4嵌入式视频监控系统的实现

MPEG-4标准是目前视频监控应用中最先进的压缩方法。本文在对MPEG-4编码原理进行研究后，提出了一种基于MPEG-4标准的视频处理芯片AT2401的嵌入式视频监控系统的实现方法，并详细介绍了该嵌入式视频监控系统的主要功能、硬件设计和软件设计流程。该系统完全由硬件进行视频的实时压缩，通过网络可实现多路视频的远程监控。经实际应用证明，该系统稳定可靠，可满足视频监控的需求。     

基于GO7007SB的MPEG-4音视频压缩系统

GO7007SB是美国WIS公司生产的一款支持多格式的MPEG-4音视频解码芯片,它采用了多种高精度的压缩算法,能输出MPEG-1、MPEG-2、MPEG-4、MJPEG、H.263等数据流格式。本文从系统结构、硬件设计和软件设计三个方面介绍了GO7007SB芯片在USB2.0接口的MPEG-4音视频压缩系统中的应用。     

MPEG-4视频编码及网络传输中的误码研究

本文通过MPEG-4视频编码及码流语法结构的分析，系统总结了MPEG-4视频流在容错方面的特性。在此基础上，结合解码器针对MPEG-4视频流网络传输的特点，提出了相关的错误检测和恢复方法。     

基于FIC8120的嵌入式DVR系统设计

FIC8120是一个用于音视频编码的高集成度SOC芯片,片内集成了一个ARM核及一个视频编,解码器.本文分析了该芯片的原理结构,并介绍作者基于该芯片完成的一个小型硬盘录像机系统设计,在该系统中实现一路视频的预览、MPEG-4编码、存储及网络传输.     

MPEG标准发展和研究综述

MPEG(Moving Picture Expert Group)是ISO和CCITT于1988年成立的专门研究多媒体数据压缩标准的一个专业组织。该组织于1999年先后发布了MPEG-4标准的第一、二版。较之MPEG-1、MPEG-2、H263，MPEG-4首次提出并实现了基于内容的交互性、可伸缩性和可扩充性。它为多媒体数据压缩提供了一个全新的空间，是适应未来音视频应用的编码标准。该文概述了MPEG的发展过程，侧重介绍了MPEG-4的特点，并且就现在MPEG-4的研究热点进行了讨论。     

一种基于MPEG-4纹理编码原理的信息隐藏算法

为了能够解决在MPEG-4码流中实现大容量信息隐藏这一难题,经过对MPEG-4标准的深入研究,提出了一种基于MPEG-4纹理编码原理的信息隐藏算法,通过对位于视频VOP边缘上的DCT编码块中不在VOP内的像素的YUV值进行填充,实现了信息在VOP运动纹理信息中的隐藏.实验表明,算法具有很好的透明性,同时隐藏容量也很可观.随着MPEG-4标准应用的日益广泛,算法在对MPEG-4视频流进行大容量信息隐藏的场合将有着很好的应用前景.     

MPEG-4视频编码技术的研究及实现

通过对MPEG-4的特点和VOP编码原理及其关键算法的研究,提出了实现形状信息编码、运动信息编码、纹理信息编码的方法,针对运动信息编码、纹理信息编码这两种编码方式给出了流程图并进行详细说明,提出了MPEG-4编码技术中两种新的编码——可伸缩编码和Sprite对象编码。     

MPEG-4编码技术应用及FPGA实现

为满足视频通信、智能化监控等的需求,研究了MPEG-4编码技术的应用特点,设计了基于FPGA的MPEG-4编码器IP。通过分类比较的方法,研究分析了MPEG-4编码技术在不同类型中的应用方案,总结归纳了各类应用的特点,为进一步提高编码器的效率、满足低功耗的要求,在FPGA上设计并实现了MPEG-4编码器。经测试表明:该设计方案编码高效,符合实时视频通信的需求,可广泛应用在移动视频通信、远程无线监控等领域。     

Two-chip MPEG-2 video encoder

Our two-chip, real time, MPEG-2, simple-profile-at-main-level encoder supports NTSC 4:2:0 video signals with only three external memories. We have developed a compact encoder chip set. The key features of this chip set are a low encoding delay based on a simple profile at main level; wide-range motion estimation, which it performs using a hierarchical search; a flexible, macroblock level pipeline architecture based on RISC CPUs; and three small peripherals with no glue logic: a VRAM, synchronous DRAM, and FIFO DRAM     

Real-time interactive MPEG-4 system encoder using a cluster ofworkstations

MPEG-4 currently being finalized by the Moving Pictures Experts Group of the ISO is a multimedia standard, MPEG-4 aims to support content-based coding of audio, text, image, and video (synthetic and natural) data, multiplexing of coded data, as well as composition and representation of audiovisual scenes. One of the most critical components of an MPEG-4 environment is the system encoder. An MPEG-4 scene may contain several audio and video objects, images, and text, each of which must be encoded individually and then multiplexed to form the system bitstream. Due to its flexible features, object-based nature, and provision for user interaction, MPEG-4 encoder is highly suitable for a software-based implementation. A full-scale software-based MPEG-J system encoder with real-time encoding speed is a nontrivial task and requires massive computation. We have built such an encoder using a cluster of workstations collectively working as a virtual parallel machine. Parallel processing of MPEG-4 encoder needs to be carried out carefully as objects may appear or disappear dynamically in a scene. In addition, objects may be synchronized with each other. User interactions may also prohibit a straightforward parallelization. We propose a modeling methodology that captures the spatio-temporal relationship between various objects and user interaction. We then propose a number of scheduling algorithms that periodically allocate MPEG-4 objects to multiple workstations ensuring load balancing and synchronization requirements among multiple objects. Each scheduling algorithm has its own performance and complexity characteristics. The experimental results, while showing real-time encoding rates, exhibit tradeoffs between load balancing, scheduling overhead cost, and global performance     

基于ADSP2187的HDTV音频编码器系统

设计并实现了基于ADSP2187处理器的高清晰度电视信源编码系统中的音频编码器。编码器由实时编码和PES打包构成，实时编码完成立体声数字音频的编码压缩，压缩的码流符合ISO／IEClll83-3MPEG-2标准，同时还接收Dblby AC—3ES流输入。PES打包完成MPEG-2与AC-3ES流的PES打包。文中阐述了编码器的工作原理及设计思想，描述了该编码器硬件系统结构，分析了硬件设计的时序。     

智能家居可视对讲系统的完整解决方案

提出一种全数字的可视对讲系统解决方案。可视对讲系统由内置多媒体处理单元MPEG-4编码器的ARM9处理器GM8120以及外部的音视频采集模块构成。该系统采用了嵌入式Linux操作系统和MPEG-4视频编解码技术,保证了可视对讲系统对实时性和图像清晰度的要求,并为MPEG-4在可视对讲系统中的应用提供了一套完整的解决方案。     

MPEG-4在嵌入式视频监控系统中的实现

论文对MPEG-4标准的编解码原理进行了研究,重点论述了编解码芯片AT2041和MPEG-4的运动补偿与运动估计原理,实现了基于MPEG-4的嵌人式视频监控系统的软件编解码。并且得到了满意的结果;论文在MPEG-4编解码方面取得的成果对于提高MPEG4在各领域的应用有很大的价值。     

一种基于MPEG-4的帧间差分能量视频水印算法

针对视频水印的盲检测特性和对时间轴上帧操作的鲁棒性,论文提出了一种基于相邻帧间相关性的视频水印算法,即在预测帧的编码过程中,根据编码器的运动估计和补偿模块提供的运动向量和宏块的编码模式,在残差中嵌入水印数据。在该算法中,用能量替换函数保证嵌入数据不影响视频质量,用重同步策略来保证水印提取时的鲁棒性,并且在水印提取的过程中不需要任何附加信息,是一种盲检测算法。水印的嵌入和提取是在视频的编、解码过程中直接利用编码器提供的信息进行的,因此该算法具有计算复杂性低的特点。实验证明这种方法能够抵抗重编码操作,并且对于帧删除、帧插入和帧置换等攻击也有一定的鲁棒性,而且由于该算法是在预测帧的残差中进行,水印的隐藏效果比较好,生成码流的信噪比也较高。     

MPEG-2量化器和熵编码器的设计

量化和熵编码是MPEG_2编码中重要的数据压缩方式，以对MPEG_2编码过程分析的基础上，具体讨论了MPEG_编码器中量化器和熵编码器的功能及其实现，对按功能划分的量化器、Z扫描电路、游程编码和可变长编码器4大模块分别作了详细的结构设计，并进行了功能模拟和验证。     

MPEG-4 FGS架构的视频编码器的研究与应用

文章介绍了一种基于MPEG-4的精细的可伸缩性编码(FGS)架构的视频编码器的软硬件架构。MPEG-4的FGS是为Internet视频流应用的需要最近发展出来的一种有效的视频编码方案。并结合FGS算法的特点,选择FGS算法中最适当的数据存储类型,节省了大量的外存带宽。     

MPEG-4在无线视频通信中的应用研究

通过对无线视频通信和MPEG-4的特点分析,提出适合无线视频通信的MPEG-4SP级编解码框架,对影响MPEG-4编码速度的两项关键技术：运动估计和DCT变换进行编码优化,以提高编码速度,对优化结果进行了验证,为MPEG-4编码器在移动通信设备上的实现建立一个研究的基础平台。     

多位平面并行的EZW零树编码电路研究

零树编码技术已经被MPEG-4国际标准所采用，多位平面并行的EZW零树编码电路方案为实时应用中的零树编码提供了一条高效的技术途径，它具体包括一种简单、巧妙的预处理器，对不同位平面之间存在的关联加以分离，保证多位平面并行零树编码的实现。另外，在每个位平面中，此方案利用符号分配与跳过处理的执行特点，将编码操作分解成两步，分别结合到两次正、反向的树深度扫描之中，避免了不规则的扫描、处理。此设计在FPGA电路上进行了验证，它可以实时编码CIF格式视频图像，需要2500个左右的逻辑单元。