基于频域滤波数字均衡器的设计

为了解决多频段数字均衡滤波器处理过程中数据计算量的问题,通过对数字均衡器设计的分析,将数字音频信号进行频域滤波处理,最终设计出一种高效的数字均衡滤波器。通过将数字信号在频域中进行傅里叶变换,提出了一种基于快速傅里叶变换原理的算法,该算法中码位倒置和蝶形运算方法的处理与通常的快速傅里叶变换相比,更有效地减少了数据的运算量,减少了数据处理的时间。结果表明,使用该种算法设计的数字均衡滤波器与传统的时域滤波方法相比,具有很好的实时处理效果。     

基于调制域分析的功放线性化测量验证

针对目前功率放大器(Power Amplifier,PA)线性化测量验证方案需要较多的软硬件资源且测试效率低的问题,提出了一种适用于卫星通信领域的PA线性化测量与验证方法.该方法基于信号的调制域分析,首先信源端生成循环I/Q数据,然后经调制域分析仪进行信号采集后,由所提算法进行非线性特性提取,最后进行数字预失真(Dig...     

基于Qt的TCAS显示输出验证装置设计与实现

在机载航电设备综合集成的趋势下,综合显示器取代了原来各分系统的独立显示器。各航电产品在设计开发过程中,为了对产品处理生成的图形信息进行输出显示,根据显示输出内容开展产品的功能和性能验证,就需要根据航电设备的功能和接口,设计开发专用的显示输出验证装置。本文介绍了一种空中交通预警和防撞系统（TCAS）显示输出验证装置的实现方法,该装置可以接收TCAS的输出、显示空中入侵机标识和状态、显示防撞指令等,实现了对TCAS产品的显示输出和功能性能验证测试。     

使用变步长频域LMS算法的自适应Volterra均衡器

Volterra均衡器能够有效地克服卫星信道的非线性失真,但由于非线性均衡器的输入矩阵特征值扩展严重,使得自适应过程收敛缓慢。为克服这个缺点,提出应用变步长的频域LMS算法对Volterra均衡器的权值系数进行自适应更新。算法利用正交变换降低输入序列的相关性,同时动态地调整迭代步长提高均衡器的收敛速度。仿真结果表明与时域算法相比,均衡器的收敛速度提高了25倍左右;均衡器收敛后纠了信号的幅度和相位失真。     

层次化跨区域SDN验证示范系统的设计与建设

软件定义网络（SDN）架构给网络带来了卓越的灵活性和可管理性。为了给新型SDN技术与应用提供大规模可行性验证试验床与试点部署平台,提出了依托于CERNET的层次化跨区域SDN 异地验证示范网络试验系统的总体架构,建设了9个城市、13个节点的SDN验证示范核心网与包含3个数据中心的接入网,并对基于SDN的vCPE智能专线业务、IPv4/IPv6过渡技术、流量监控调度应用和数据中心应用进行验证与示范。     

电路板TPS验证评估系统设计

针对对电路板测试程序集(TPS)难以进行客观全面地验证评估的难题,对电路板验证评估系统进行了设计。首先分析了电路板TPS的组成以及常用的评估技术;其次,针对不同的部分分别提出了相应的评估策略;最后,通过将TPS各部分评估结果进行加权求和对整个电路板TPS进行验证评估。设计的电路板TPS验证评估系统综合考虑了电路板TPS的各个组成部分,能够对电路板TPS进行客观有效的评估。     

多级并行流水FIR数字滤波器的设计与验证

在雷达接收、语音图像处理、模式识别、无线通信等领域,数字滤波器已经成为重要组成部分。通过分析和研究FIR数字滤波器的结构特点,结合实际的工程实践需求,设计了一种多级并行流水FIR数字滤波器,并提出了一种精确而又简便的冲击响应系数的量化方法,即基于最小冲击响应系数按等比例量化的方法。这种方法不仅可以根据具体的设计要求随意更改设计位宽,还能保障设计的精度。通过编写Verilog HDL进行了设计实现,Modelsim仿真与Matlab仿真对比结果表明,各项参数均满足设计要求。     

RapidIO应用系统及其验证模型的设计与测试

针对传统嵌入式系统中互连通信的问题,提出一种可用于嵌入式系统内部通信的基于RapidIO的应用系统及其验证模型。该方案采用Altera公司的IP核和Cyclone系列FPGA,建立了串行RapidIO(SRIO)接口通信系统,并对其功能进行验证。详细分析了RapidIO应用系统及其验证模型的功能结构和运行原理,为提高嵌入式系统内部模块的通信速率提供了解决方案。     

机载计算机雷电防护设计及验证

机载计算机应用环境决定了其必须具有高安全性和高可靠性。近年来国内飞机对机载计算机雷电防护设计及验证方面的要求越来越高,本文从屏蔽、接地等方面,对机载计算机雷电防护设计提供了参考,并对雷电防护设计的验证环境进行了简单说明。     

Formal verification of analog and mixed signal designs: A survey

Analog and mixed signal (AMS) designs are an important part of embedded systems that link digital designs to the analog world. Due to challenges associated with its verification process, AMS designs require a considerable portion of the total design cycle time. In contrast to digital designs, the verification of AMS systems is a challenging task that requires lots of expertise and deep understanding of their behavior. Researchers started lately studying the applicability of formal methods for the verification of AMS systems as a way to tackle the limitations of conventional verification methods like simulation. This paper surveys research activities in the formal verification of AMS designs as well as compares the different proposed approaches.     

A static verification approach for architectural integration of mixed-signal integrated circuits

In this paper we present a static method for verifying the proper integration of analog and mixed-signal macroblocks into an integrated circuit. We consider the problem in a setting where there is no golden reference for verifying the validity of the interconnections between the blocks. The proposed verification methodology relies on an abstract modeling of the functional behavior of the blocks and a set of consistency criteria defined over the composition of these abstract models. A new formalism called mode sequence chart (MSeqC) has been presented for capturing the behavior of the blocks at a level of abstraction that is suitable for interconnection verification. We present rules to compose the MSeqCs of each block in an integrated design and present three criteria that indicate possible interconnection faults. We present a tool called AMS-IV (AMS-interconnection verification) that takes the design netlist as input, the MSeqC model of each design block as reference, and tests the three criteria.     

Dynamic link analysis and its in‐orbit verification on a spin‐stabilized satellite mission Eu:CROPIS

In this paper, we present the in‐orbit verification of a dynamic link budget approach for the communication link of the Eu:CROPIS (Euglena and Combined Regenerative Organic‐Food Production in Space) satellite. Because of the high satellite spin rates of up to 30 rpm, the satellite antennas radio frequency beam becomes strongly dynamic, consisting of fast amplitude variations and phase rotations. Both effects degrade the link quality and might lead to an abort of the communication. The paper presents an accurate method of how to simulate these dynamic effects and examines the simulation outputs with real in‐orbit measurements. Both results are compared with each other, and deviations are discussed.     

无分裂结构的二维小波变换图片处理芯片设计与验证

5/3小波变换硬件实现常用结构是先完成分裂,再依照分裂后的数据完成预测部分和更新部分的变换,这需要复杂的控制结构。在此采用JPEG2000推荐的5/3小波变换公式,在基于行的列变换基础上提出了一种全新的无数据分裂的结构。该结构放弃地址寻址的数据读取模式,采用读取一维数据流节点的输入方式,从对应的寄存器中读取在多个寄存器中依次流动的数据,省略了数据输入的地址控制模块。由于减少了数据分裂步骤,并且无需控制预测及更新步骤的交替进行,因此简化了小波变换控制系统的结构。在此运用软硬件协同的验证方法,利用计算机软件和FPGA结合,完成图片从计算机端输入,在FPGA中完成小波变换,并输出到计算机显示器上显示的步骤。     

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC（Electronic Toll Collection,电子不停车收费）通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程.基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期.该平台已成功应用于ETC通信系列芯片开发的设计流程中.     

降低系统芯片中跨时钟域设计和验证复杂度的方法

在系统芯片设计中,直接采用现有的跨时钟域信号处理方法不仅设计复杂度高而且验证难度大.为了解决这个问题,将跨时钟域设计与功能设计完全分离,在每个通信接口部件中采用独立的、专用的跨时钟域处理模块统一解决跨时钟域信号的传输问题,并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号,将需要处理的跨时钟域信号的数量减少为方向相反的2组.实验结果表明,该方法能够有效降低跨时钟域设计的验证难度和系统芯片的设计复杂度,并且不会明显增加功能部件的传输延迟和面积开销.     

电子设备维修性验证系统软件设计与实现

介绍了维修性验证的验证方法,通过分析指出了传统维修性验证手工方法存在的不足,说明设计和实现该维修性验证系统软件的必要性。该软件系统采用面向对象的VC＋＋6．0编程语言等开发系统,以模块化形式进行功能处理,最后实现了验证系统软件的开发。利用该软件可以代替手工计算,快速地对产品维修性进行验证,且易于管理维修数据和实现软件升级。     

微内核架构内存管理的形式化设计和验证方法研究

由于巨大的规模和复杂性,操作系统的设计和实现的正确性很难用传统的定量方法来描述.本文阐述对微内核操作系统的形式化设计和验证的方法.在汇编层利用非确定性自动机对系统进行形式化建模,并使用Hoare三元组描述模块接口函数的前后置条件,作为函数正确性的定义.以实现的VSOS（Verified Secure Operating System）内存管理模块为例,在Isabelle/HOL定理证明器环境中对建立的内存管理模型和系统行为的操作语义进行形式化描述,并对内存管理模块的设计和实现的正确性进行验证.结果表明,这一方法是可行的和高效的.     

Provable data possession scheme based on public verification and private verification

More and more users choose to transfer their applications and data into the cloud.Data security is a key issue for cloud storage systems.To ensure the integrity and validity of the data stored in the cloud,provable data possession (PDP) scheme is particularly important.In order to verify whether the cloud storage service provider had stored the data of the user completely,a scheme on the basis of NRPDP (non-repudiable PDP) was improved and extended,and a data retention scheme based on public authentication and private authentication was proposed.The scheme can verify the trustworthiness of the service provider and the user in the cloud storage at the same time,which satisfies the non-repudiation of the verification.The theory proves the non-repudiation of the proposed scheme.The experiment proves that the efficiency of each stage is better than that of the existing single public verification method or private authentication method.     

基于边界路由动态同步的互联网地址域内真实源地址验证方法

互联网架构设计之初,假设所有网络成员都是可信的,并没有充分考虑不可信网络成员带来的安全威胁。在很长一段时间内,路由器只根据报文的目的IP地址转发消息,不对报文的源IP地址的真实性进行验证。数据分组真实性验证的缺乏会导致报文头部信息被恶意篡改。提出了基于边界路由动态同步的互联网地址域内真实源地址验证方法。该机制基于前缀拓扑信息同步的方法构建过滤表,解决了路由不对称导致过滤表和实际路由状态不一致的问题,避免了验证过程中的假阳性和假阴性,实现了低开销、低时延的地址域内IP地址前缀级粒度的真实源地址验证。