表面预处理对HfO2栅介质MOS器件漏电特性的影响

采用反应磁控溅射方法,在Si衬底上制备了不同表面预处理和不同后退火处理的HfO2栅介质MOS电容。测量了器件的C-V和I-V特性,并进行了高场应力实验。器件的界面特性和栅极漏电机理分析表明,界面态和氧化物陷阱是引起大的栅极漏电流的主要因素。采用新颖的O2 CHCl3(TCE)表面预处理工艺,可以显著降低界面态和氧化物陷阱密度,从而大大减小栅极漏电流和SILC效应。     

用MOS电容瞬态电流-电容法直接测定少数载流子的体产生寿命分布和表面产生速度

本文提出了一种灵敏方便的MOS电容瞬态电流-电容法,即I-C法,应用它可直接从MOS电容相关的瞬态电流I-t和瞬态电容C-t曲线方便地测定出耗尽层中少数载流子的体产生寿命分布τ_g(x_d)和表面产生速度S_g等参数.文中导出和分析了MOS结构较普遍的瞬态电荷、电流和电容方程,以及界面态密度N_(ss)(E_s)、寿命τ_g(x_d)和(τ|-)_g(x_d)、S_g的计算公式.从τ_g分布的测定结果可见,MOS结构中在约3μm宽的界面层内,从体内向界面τ_g明显下降.     

表面预处理对Ge MOS电容特性的影响

通过不同气体(NO、N2O、NH3)对Ge衬底进行表面预处理,生长GeOxNy界面层,然后采用反应磁控溅射方法生长HfTiO薄膜,制备HfTiO/GeOxNy叠层高k栅介质Ge MOS电容,研究表面预处理对界面层以及界面层对器件性能的影响.隧穿电子扫描电镜(TEM)、栅电容-电压(C-V)栅极漏电流-电压(J-V)的测量结果表明,湿NO表面预处理能生长高质量的界面层,降低界面态密度,抑制MOS电容的栅极漏电流密度.施加高场应力后,湿NO表面预处理样品的平带漂移及漏电流增加最小,表示器件的可靠性得到有效增强.     

有限介质绝缘电阻对C—V测量的影响

本文描述了在高频和准静态C-V测量中,二氧化硅介质层有限电阻对测量准确性的影响。特别是在准静态测量中,由于频率相当低,MOS电容值只有100pF左右,所产生的位移电流为10(-9)～10(-14)A范围,介质层有限电阻产生的漏电流对测量准确性影响很大。因此,在存在漏电流的情况下,必须从测得的数值中扣除漏电流,才能进行界面态密度的计算。     

MOS界面态参数测量的复电容方法

本文叙述了用测量MOS复电容方法研究界面陷阱的性质.这一方法是基于用锁相放大技术对器件的复电容(电容的实部和虚部)的直接测量来提取界面陷阱的态密度D_(it)(E)和俘获截面σ(E).这一方法可测损耗角达5×10~(-3),所以具有较高的灵敏度,对典型掺杂浓度的MOS器件,可测界面态密度为10~9/cm~2·eV.     

薄二氧化硅MOS电容电离辐射陷阱电荷研究

采用高频C-V曲线方法,研究了50nm及15nm MOS电容电离辐射空穴陷阱及界面态的建立过程.二种样品电离辐射空穴陷阱电荷密度在1×103Gy(Si)剂量下近乎相同,而在大于3×103Gy(Si)剂量下,50nm MOS电容的电荷密度约为15nm MOS电容的2倍.利用电离辐射后的隧道退火效应,计算出二种样品电离辐射陷阱电荷在Si-SiO2界面附近分布的距离均约为4nm.     

薄二氧化硅MOS电容电离辐射陷阱电荷研究

采用高频 C- V曲线方法 ,研究了 5 0 nm及 15 nm MOS电容电离辐射空穴陷阱及界面态的建立过程 .二种样品电离辐射空穴陷阱电荷密度在 1× 10 3Gy(Si)剂量下近乎相同 ,而在大于 3× 10 3Gy(Si)剂量下 ,5 0 nm MOS电容的电荷密度约为 15 nm MOS电容的 2倍 .利用电离辐射后的隧道退火效应 ,计算出二种样品电离辐射陷阱电荷在Si- Si O2 界面附近分布的距离均约为 4nm .     

总剂量辐照SiO2/6H-SiC引起的界面势垒变化

辐照会引起MOS器件电介质氧化物与半导体界面势垒变化,影响其工作性能和可靠性。测量了n型6H-SiC MOS电容辐照105rad(Si)剂量前后的I-V曲线,通过Fowler-Nordheim(F-N)隧道电流拟合,得到了界面势垒的大小,辐照前的为2.596 eV,辐照后降为1.492eV。界面势垒变化主要是由辐照产生的界面态引起的。     

测量Si/SiO2系统低界面态分布的MOS恒流准静态小信号技术

本文提出了用MOS恒流准静态小信号技术同时测量MOS的准静态电容、高频电容和半导体表面势的新方法。用此方法可以快速、准确地确定Si/SiO_2系统的低界面态密度分布。采用同步限幅差放技术,使界面态密度的测量灵敏度提高了一个量级。     

MOS电容微分量的频率特性——确定Si/SiO_2界面态密度分布及俘获截面的一种新方法

本文用单一能级界面态模型和均匀连续分布界面态模型研究了MOS电容微分量((de)/dv)与频率ω的关系,得到了归一化的(1-e/c_i)~3d/dV(e/ci)-V及(1-e/c_i)~(-3)d/dV(e/c_i)-ω解析式;用非均匀分布模型研究了界面电荷随机涨落的影响,并且,数字计算了相应的曲线.(1-e/c_i)~(-3)d/dV(e/c_i)-ω曲线是具有峰值的谱线,其峰值、峰位分别与界面态密度及发射时间常数相关.此谱线的峰值、峰位与 MOS栅压的关系对应界面态密度及发射时间常数的能量分布.这种方法与电导技术类似,具有可以同时得到态密度及俘获截面数据的优点.实验结果与理论计算结果相符合.     

氮钝化SiC MOS界面特性的Gray-Brown法研究

降低SiO2/SiC界面态密度,尤其是SiC导带附近的界面态密度,是SiC MOS器件研究中的关键技术问题。采用氮等离子体钝化处理SiO2/SiC界面,制作成MOS电容后通过I-V和低温C-V测试进行氧化膜击穿特性及界面特性评价。氧化膜击穿电场为9.92MV/cm,SiO2与SiC之间的势垒高度为2.69eV。使用Gray-Brown法结合Hi-Lo法分析C-V曲线,获得了距导带底EC0.05～0.6eV范围内的界面态分布,其中距EC0.2eV处的界面态密度降低至1.33×1012cm-2eV-1。实验结果表明,氮等离子体处理能有效降低4H-SiC导带附近的界面态密度,改善界面特性。     

SiC MOS界面氮等离子体改性及电学特性评价

降低SiO2/SiC界面态密度是SiCMOS器件研究中的关键技术问题。采用氮等离子体处理SiO2/SiC界面,制作MOS电容后通过I-V、C-V测试进行氧化膜可靠性及界面特性评价,获得的氧化膜击穿场强约为9.96MV/cm,SiO2/SiC势垒高度2.70eV,同时在费米能级附近SiO2/SiC的界面态密度低减至2.27×1012cm-2eV。实验结果表明,氮等离子体处理SiO2/SiC界面后能有效降低界面态密度,改善MOS界面特性。     

退火气氛对Ge MOS电容电特性的影响

采用反应磁控溅射法在Ge衬底上制备了HfTiO高介电常数k栅介质薄膜,研究了不同气体(N2、NO、N2O)淀积后退火对Ge金属-氧化物-半导体(MOS)电容性能的影响.透射电子显微镜和电特性测量表明,湿N2退火能有效抑制界面层的生长,提高界面质量,改善栅极漏电流特性,从而得到最优的器件性能,即Al/HfTiO/n-Ge MOS电容的栅介质等效氧化物厚0.81 nm,k=34.5,带隙中央界面态密度为2.4×1011cm-2·eV-1,1 V栅偏压下的栅极漏电流为2.71×10-4A·cm-2.     

全硅化物金属栅MOS电容的C-V测量技术研究

本文研究了薄栅氧MOS电容C-V特性测量方法和电容模型的适用性。当氧化层漏电较大时,采用二元并联或二元串联简单模型不能准确测量得到MOS电容真实值,需采用并联电导和串联电阻的三元模型或进一步考虑串联电感的四元模型,进行双频率测试。本文在Ni全硅化物（FUSI）金属栅MOS结构上用双频率技术分别采用三元和四元模型进行了测量,结果表明,三元模型测量得到MOS电容仍具有一定的频率依赖性,而采用四元模型得到的MOS电容几乎没有频率依赖性,即更接近于真实值。本文还分析和试验了Ni FUSI栅MOS电容的面积对测试准确度的影响。结果表明,减小MOS电容的面积,可以有效地减小电容模型损耗因子,提高测量准确度,电容频率依赖性降低,在一定条件下,采用简单二元串联模型就可以得到可靠的C-V特性曲线。用考虑量子效应修正的NCSU C-V计算软件分析获得的电容值可计算出栅介质厚度。另外,本文研究了超薄栅氧上Ni FUSI栅MOS电容的准静态C-V测试和光照高频C-V测试。结果表明,对于超薄栅氧由于其漏电增大,其漏电流已明显干扰准静态C-V测试中的位移电流,严重影响电容测试的准确性;而采用光照高频C-V可避免漏电流的影响,较准确地测得MOS电容的低频C-V特性,为全硅化反应完成与否提供判断依据,为研究SiO2/Si界面态特性提供工具和手段。     

一种快速测定MOS系统界面态密度分布的方法

本文介绍的测量MOS界面态的方法,是用模拟运算电路的运算代替通常的数值计算的方法。它的测量原理建立在高频C-V法和准静态C-V法的基础上,测量的有效范围为10~(10)～13~(13)V~(-1)cm~(-2)。与数值计算方法得到的结果相比较,本方法在靠近禁带中心处较为准确,而在靠近禁带边缘的地方出现较大偏差。应用本法在20分钟内能得到一个样品的界面态密度分布N_(ss)～ψ_s分布曲线,又可在同样的时间内比较经不同工艺处理的几个样品的界面态密度分布。所得的结果快速而又直观。进一步改善线路,所需的测试时间还可以缩短。因此本方法有可能成为一种实用的测量方法。     

6H-SiC氧化层中Na离子的C-V测试研究

半导体热氧化过程中,不可避免会沾污Na离子,造成MOS电容的C-V曲线平带电压漂移.在1200℃下热氧化,生成SiC/SiO2界面,进而制作MOS电容.采用高电压偏置,在高温度条件下作用于MOS电容;利用Keithley590 C-V分析仪,测量其C-V曲线.计算出氧化层Na离子密度为2.26×1012/cm2,高温负高压偏置不能完全恢复MOS电容的C-V特性,且高压偏置处理后的MOS电容在积累区的电容值减小,与Si材料MOS的情况不同.主要原因是SiC氧化层和界面质量较差,在高温和高压下弱键断裂、固定电荷重新分布.     

GaN基肖特基器件中的反常电容特性

研究了测试频率为0.3～1.5MHz时GaN基肖特基器件的电容特性.实验发现,在Au/i-GaN肖特基器件的电容-电压(C-V)特性曲线中,出现了峰和负值电容,而Au/i-Al0.45Ga0.55N肖特基器件的C-V特性曲线中则既没有峰也没有负值电容的出现.对肖特基器件的电流-电压(I-V)特性和C-V特性进行参数提取和分析后认为,负值电容和峰的出现源于界面态的俘获和损耗,但较大的串联电阻将减弱界面态的作用.     

金属-二氧化硅-半导体(MOS)结构的电子辐照效应

金属.二氧化硅-半导体(MOS)结构对于SiO2-Si界面非常敏感,能够方便地反映出氧化层电荷、界面态密度等参数.为了研究MOS结构的电子辐照效应,采取了能量为0.8 MeV,辐照剂量范围为2×1013～1×1014cm-2屯的电子束作为辐照源.实验发现,MOS结构经电子辐照后,在SiO2-Si界面处引入界面态,并且在二氧化硅内部积累正电荷.通过对MOS结构在电子辐照前后高、低频C-V曲线的测试,测试出辐照在氧化层引入的界面态密度达到了1014cm-2eV-1,而积累的正电荷面密度达到了10-2cm-2.同时得到了界面态密度和积累电荷密度与辐照剂量的关系.     

氮氢混合等离子体处理对SiC MOS电容可靠性的影响

研究了ECR(Electron cyclotron resonance)氮氢混合等离子体表面处理及氧化后退火处理工艺对SiC MOS电容可靠性的影响。通过I-V特性及经时击穿特性测试对处理后样品可靠性进行评价,结果表明经过ECR氮氢混合等离子体氧化后退火处理后,样品绝缘性、击穿电荷量及寿命等可靠性能均明显提高,再经过ECR氮氢混合等离子体表面处理后样品可靠性进一步提升,预计在3 MV/cm场强下平均寿命可达到10年左右。通过C-V特性测试及界面组成分析对改善样品可靠性的物理机理进行研究,发现ECR氮氢混合等离子体处理可以有效的降低界面态密度,其中氧化后退火处理很好地钝化了SiOxCy和碳团簇等界面缺陷,而表面处理使SiC表面平整化,有效降低表面态密度,抑制了界面态的产生,进而共同增强了SiC MOS电容的可靠性。     

一氧化氮退火对高温氧化SiC/SiO2界面特性的影响研究

本文研究了高温（1300℃）氧化并在一氧化氮（NO）气体中进行氧化后退火方法对4H-SiC 金属-氧化物-半导体（MOS）电容的SiC/SiO2界面特性的影响,主要通过SiC MOS的电容-电压(C-V)特性详细讨论了NO退火时间和温度与SiO2/SiC界面特性的相互关系. 结果表明在NO气体中进行氧化后退火可明显降低界面态密度,并且界面态密度随着温度和时间的增加会进一步降低。 同时,与常规1200℃及以下氧化温度相比,1300℃下热生长的氧化层具有更低的界面态密度且显著缩短了氧化时间,节约了生产成本。