使用凹槽磨块减薄GaAs功率MESFET芯片

在GaAs功率MESFET的研制和生产过程中,为了减小器件热阻,必须减薄芯片之后再进行管芯装架。目前我们要求芯片减薄到大约100μm。 为了改进芯片减薄工艺,我们加工了如图1所示的不锈钢凹槽磨块。其槽深是关键尺寸,它应该等于减薄之后的芯片厚度与粘料厚度之和。     

L波段250W宽带硅微波脉冲功率晶体管

南京电子器件研究所最近研制成功 L波段2 5 0 W宽带硅微波脉冲功率晶体管。该器件在 1 .2～ 1 .4GHz频带内 ,脉宽 1 5 0 μs,占空比 1 0 %和 40V工作电压下 ,全带内脉冲输出功率在 2 4 0～ 30 0W之间 ,功率增益大于 7.8d B,效率大于 5 0 %。器件设计为梳条状结构 ,单元间距 6μm,发射极和基极金属条条宽 2 .4μm,金属条间距 0 .6μm。每个器件由 6个尺寸为 1 60 0μm× 75 0μm功率芯片组成 ,每个功率芯片含有 2个子胞。整个器件包含 1 2个子胞、2 0个电容和 2 0 0多条连接金丝匹配而成。在微波功率发射等领域 ,硅微波脉冲大功率晶体管具…     

三维集成电路

<正> 一、高集成化发展的必然趋势二十几年来半导体集成电路技术有飞跃的发展。以硅动态随机存取存贮器(DRAM)为例,1972年开发成功1K产品,到1985年就已有1M位产品问世,其集成度大约是每三年翻两番。这种集成度的提高,主要是依靠改进器件和电路设计、增大芯片面积以及缩小图形尺寸而得以实现的。但就目前的电路设计来说,一晶体管型存贮单元DRAM的开发已接近简化的极限。因此今后将主要是依靠增大芯片面积和缩小图形尺寸。     

系统封装与系统芯片的竞争

<正> 自集成电路(IC)问世以来,系统集成一直是推动半导体技术不断发展的动力。目前器件的最小尺寸已降至0.13μm,而每块芯片所具备的功能却比以往任何时候都要多,因此,存储器芯片、多位处理器单元(MPU)、图形/数字信号处理器(DSP)、专用集成电路(ASIC)以及其它器件的性能和容量都有了大幅度提高。     

CMOS集成电路静电泄漏实验分析

CMOS集成电路的静电损伤一直是影响其可靠性的一个重要因素。当器件尺寸缩小到1μm以下时，在减小芯片I/O PAD 尺寸、提高工作频率的同时，保证较高的抗静电能力就显得尤为重要。本文首先对两种1μm MOS集成电路进行静电击穿实验，并对实验结果分析，并介绍了提高CMOS集成电路抗静电能力的各种措施。     

p-well/DNW单光子雪崩二极管保护环的最小化设计（英文）

为了进一步缩小SPAD探测器的尺寸,基于0. 18μm CMOS图像传感器(CIS)工艺对p-well/DNW(deep n-well) SPAD的保护环尺寸进行设计,并制造了不同保护环尺寸的SPAD器件.测试结果表明,保护环尺寸减小到0. 4μm仍然能有效防止器件发生过早边缘击穿(PEB),且保护环尺寸对p-well/DNW SPAD器件的暗计数率(DCR)和光子探测概率(PDP)影响较小.直径为20μm的SPAD器件,温度为25℃时暗计数率为638 Hz,且波长为530 nm时峰值光子探测概率为16%,具有低的暗计数率特性和宽的光谱响应特性.     

InSb面阵探测器铟柱缺陷成因与特征研究

通过基于正性光刻胶的不同像元尺寸铟柱阵列及器件制备,研究In Sb面阵探测器铟柱缺陷成因与特征.分别研制了像元尺寸为50μm×50μm、30μm×30μm、15μm×15μm的面阵探测器的铟柱阵列,并制备出In Sb面阵探测器,利用高倍光学显微镜和焦平面测试系统对制备的芯片表面形貌、器件连通性及性能进行了检测与分析.研究结果表明:当像元尺寸为50μm×50μm时,芯片表面形貌和器件连通性测试结果较好;随着像元尺寸减小,芯片表面会出现铟柱相连或铟柱缺失缺陷,器件连通性测试结果与表面形貌相吻合.铟柱相连缺陷是由光刻剥离时残留铟渣引起的铟相连造成;铟柱缺失缺陷是由光刻时残留光刻胶底膜引起的铟柱缺失造成.器件相连缺陷元的响应电压与正常元基本相同,缺失缺陷元的响应电压基本为0,其周围最相邻探测单元响应电压相比正常元增加了约25%.器件缺陷元的研究结果,对通过优化探测器制作水平提升其性能具有重要参考意义.     

基于0.18μm工艺SOI技术60V LDNMOS的设计与分析

随着功率器件尺寸的不断缩小,绝缘体上硅技术所受的关注度日益增加。在0.18μm工艺条件下基于SOI技术,运用SILVACO公司的Athena工艺仿真和Atlas器件仿真模拟软件,研究分析一种了60V LDNMOS结构,对不同沟道管宽度的器件进行设计和分析,并结合实际流片的测试结果,对器件直流性能进行了表征与分析,发现SOI器件无明显的由氧化埋层隔离作用所产生的显著影响器件性能的浮体效应和kink 效应,实现了性能优良的小尺寸60V LDNMOS器件。     

作为下一代VLSI的多重自对准MOS晶体管

硅集成电路的集成度以惊人的速度提高,精细加工技术完全能使集成度和速度提高。实现了大容量的MOSLSI,其有关元件尺寸、衬底杂质浓度和电源功率等方面的按比例缩小原则建立起来了。如若将元件尺寸缩小一半,那么延迟时间亦缩短二分之一,功耗减小到原来的四分之一。这样,MOS器件在其尺寸微细化的     

p-well/DNW单光子雪崩二极管保护环的最小化设计

随着CMOS工艺特征尺寸的不断减小,探测器本身的大小成为进一步缩小CMOS单光子雪崩二极管(SPAD)阵列的障碍。为了进一步缩小SPAD探测器的尺寸,基于0.18 μm CMOS 图像传感器(CIS)工艺对p-well/DNW(deep n-well)SPAD的保护环尺寸进行设计,并制造了不同保护环尺寸的SPAD器件。测试结果表明,保护环尺寸减小到0.4 μm仍然能有效防止器件发生过早边缘击穿(PEB),且保护环尺寸大于0.4 μm的SPAD器件雪崩击穿电压为16 V,并表现出良好的雪崩击穿特性。此外,保护环尺寸对p-well/DNW SPAD器件的暗计数(DCR)和光子探测概率(PDP)影响较小,直径为20 μm的SPAD器件,温度为25 ℃时暗计数率为638 Hz,且波长为530 nm时峰值光子探测概率为16%,具有低的暗计数率特性和宽的光谱响应特性。     

国际半导体技术发展路线图2008年更新版综述（一）

四十多年以来，半导体工业最明显的特征之一，就是它的产品的更新换代非常迅速。重要的改进趋势以及每种趋势的典型范例如表A所示。绝大部分的改进和提高都是由一个重要特征决定的，即：制造集成电路的最小尺寸可以不断地呈指数性地迅速缩小。显然，我们最常引用的趋势就是集成度，也就是通常所说的摩尔提出来并以他的名字命名的“摩尔定律”（每个芯片上的元件数量大约每隔24个月增加1倍）。     

刻蚀深度对Si衬底GaN基蓝光LED性能的影响

在Si衬底上生长了GaN基LED外延材料,将其转移到新的硅基板上,制备了垂直结构蓝光LED芯片.本文研究了这种芯片在不同n层刻蚀深度情况下的光电特性.在切割成单个芯片之前,对尺寸为200μ×200μm的芯片分别通高达500mA的大电流在测试台上加速老化.结果表明:刻蚀深度为0.8和1.2μm的芯片相对于刻蚀深度为0.5μm的芯片,其正向电压更低且光强衰减更慢,抗静电性能随老化时间变得更稳定,刻蚀深度为0.8μm的芯片抗静电性能强于刻蚀深度为1.2μm的芯片.     

基于端面耦合的InP基激光器/硅光波导混合集成技术研究

针对硅光子集成回路缺少实用化光源的问题,提出了一种1.55μm波段InP基FP激光器芯片、InP基PIN光电探测器芯片与硅光波导芯片集成模块的设计与制备方法。使用CMOS工艺兼容的硅光无源器件制备工艺,设计并制备了倒拉锥型端面耦合器,与锥形透镜光纤耦合效率为36.7%。采用微组装对准技术将激光器芯片与硅波导芯片耦合、UV固化胶固化后耦合效率为35.8%,1 dB耦合对准容差横向为1.2μm,纵向为0.95μm。     

基于蓝绿光Micro-LED的可见光通信芯片调制带宽研究

基于氮化镓微米LED(Micro-LED)的可见光通信(Visible Light Communication,VLC)技术成为近年来的研究热点.通过深紫外光刻技术制备了小尺寸的氮化镓基蓝/绿光Micro-LED芯片,深入研究了40～10μm不同尺寸Micro-LED器件的性能,以及其作为VLC光源的调制带宽能力.研究发现,随着LED器件尺寸的缩小,其调制带宽显著增加.通过在电极间加入电磁屏障以及对LED器件侧壁进行钝化修复,直径为10 μm的绿光Micro-LED亮度可达1×108 cd/m2,直径为20 μm的蓝光Micro-LED的调制带宽可达372.6 MHz.研究结果表明,基于氮化镓的Micro-LED芯片在调制带宽上仍有较大的提升空间,经过进一步的研究,有望推动高速可见光通信的系统应用.     

1微米CMOS微细加工技术

引言MOS存储器中器件密度的提高是十分惊人的,自1970年开发1K位动态RAM以来,按照穆尔法则以每年2倍的比例向大容量化飞速发展。在这种大容量化进展的同时,最小加工尺寸的缩小化问题也是很明显的。如图1所示,1970年的最小加工尺寸为10微米,通过利用干法腐蚀技术和高精度缩小投影步进曝光方法,到1980年已达到了3微米。这样一来,在1980年就已跨入了每枚芯片上集成有10万个以上元件的MOS存储器(超大规模集成电路)时代。而且,目前2微米器件(如64K位静态随机存取存储器或256K位动态随机存取存储器)已开始大量生产,并且开始开发以下一代1微米加工技术为必要条件的元件数超过100万个的超     

刻蚀深度对Si衬底GaN基蓝光LED性能的影响

在Si衬底上生长了GaN基LED外延材料,将其转移到新的硅基板上,制备了垂直结构蓝光LED芯片.本文研究了这种芯片在不同n层刻蚀深度情况下的光电特性.在切割成单个芯片之前,对尺寸为200μ×200μm的芯片分别通高达500mA的大电流在测试台上加速老化.结果表明:刻蚀深度为0.8和1.2μm的芯片相对于刻蚀深度为0.5μm的芯片,其正向电压更低且光强衰减更慢,抗静电性能随老化时间变得更稳定,刻蚀深度为0.8μm的芯片抗静电性能强于刻蚀深度为1.2μm的芯片.     

低压和高压半导体设备应用述评

一、引言 整个半导体工业随着半导体器件集成度的不断提高,对设备的要求也越来越高。随着器件最大几何尺寸的缩小,芯片上更高的集成只能通过各个器件按比例缩小的方法来实现。系指在缩小横向尺寸的同时缩小器件的纵向尺寸,这是通向超大规模集成电路的主要途径。随之而来     

基于0.18μm工艺SOI技术60V LDMOS的设计与分析

随着功率器件尺寸的不断缩小,绝缘体上硅技术所受的关注度日益增加。在0.18μm工艺条件下基于SOI技术,运用SILVACO公司的工艺仿真(Athena)和(Atlas)器件仿真模拟软件,完成了对60 V LDMOS的设计与分析,对不同沟道管宽度的器件进行研究,并结合实际流片的测试结果,对器件直流性能进行了表征与分析,发现SOI器件无明显的由氧化埋层隔离作用所产生的显著影响器件性能的浮体效应和kink效应,实现了性能优良的小尺寸60 V LDMOS器件。     

基于LCoS的头配显示器光学系统研究

头盔式显示器的迅猛发展对系统重量和成像质量方面提出了更高的要求。文章采用LCoS作为头配显示器的显示器件,同时利用衍射光学元件独特的负色散特性和以其任意的相位分布实现对光波面的任意相位调制的特点,在改进的Erfle目镜的基础上引入二元衍射面,台阶深度为0.142μm,总的环带数为253,最小特征尺寸为3.31μm。优化设计了具有30°视场,30mm有效焦距,8mm瞳径,25mm出瞳距离的目镜系统,其MTF值在全视场内整体上大于0.25,并且重量缩小为原Erfle目镜的1/8,大大减轻HMD光学系统重量,并提高了成像质量。     

泰科电子推出业界最小的0201封装

泰科电子宣布其防静电（ESD）保护器件产品线上再添三款新品。其中0201尺寸的硅基ESD（SESD）器件比上一代0402型的器件大约缩小了70％。能够为手机、MP3播放器、PDA和数码相机等便携式电子产品提供保护和提高其可靠性。