共查询到20条相似文献,搜索用时 46 毫秒
1.
一种轨对轨输入的低压低功耗CMOS电流传输器 总被引:2,自引:1,他引:2
基于CSMC 0.5μm工艺,在1.5 V供电电压下,设计了一种功耗低、电压跟随能力强和电流传输精度高的第二代正向电流传输器(CCII ).设计中,通过采用轨对轨的输入结构,有效地提高了信号摆幅;采用AB类推挽输出方式,达到了降低静态功耗和提高电流驱动能力的目的;应用密勒电容与调零电阻串联的补偿方式,有效地改善了CCII 的频率响应特性,并分析了AB输出级晶体管对静态电流的影响作用.HSPICE仿真结果表明,该CCII 的电压跟随误差仅0.0002 dB,-3 dB带宽达到11.7 MHz;电流传输误差为0.0007 dB,-3 dB带宽达到20 MHz,X端输入电阻低于28Ω,电流驱动能力为-0.62 mA~1.07 mA,电路功耗仅为105.68μW. 相似文献
2.
基于0.18μm CMOS工艺,设计了一种具有低电压高驱动能力的电流反馈运算放大器。电路工作在1.8 V电源电压下,Spectre仿真的功耗为316μW,转换速率为112 V/μs,电流驱动能力达±1.5 mA。输入采用轨对轨结构,以提高输入电压摆幅;输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路功耗。 相似文献
3.
基于CSMC 0.5 μm工艺,在两级CMOS运放的基础上,设计了一种结构简单、电压跟随能力强和电流传输精度高的第二代正向电流传输器(CCII ).设计中,通过采用AB类推挽输出方式,达到了降低静态功耗和提高电流驱动能力的目的;应用密勒电容与调零电阻串联的补偿方式,有效地改善了CCII 的频率响应特性;分析了AB输出级晶体管对静态电流的影响.HSPICE仿真结果表明,在1.5 V供电电压下,该CCII 的电压跟随误差仅为0.0534 dB,-3 dB带宽达到201 MHz;电流传输误差为0 dB,-3 dB带宽达到54.4 MHz,X端输入电阻低于0.57 Ω,电流驱动能力为-0.2~1.2 mA,电路功耗为2.54 mW. 相似文献
4.
5.
介绍了一种基于低压、宽带、轨对轨、自偏置CMOS第二代电流传输器(CCII)的电流模式积分器电路,能广泛应用于无线通讯、射频等高频模拟电路中。通过采用0.18μm工艺参数,进行Hspice仿真,结果表明:电流传输器电压跟随的线性范围为-1.04~1.15 V,电流跟随的线性范围为-9.02~6.66 mA,iX/iZ的-3 dB带宽为1.6 GHz。输出信号的幅度以20dB/decade的斜率下降,相位在低于3 MHz的频段上保持在90°。 相似文献
6.
新型电流控制电流传输器 总被引:1,自引:0,他引:1
提出了一种新型电流控制电流传输器(CCCII)电路。该CCCII电路由跨导线性环电路和双极性Wilson电流镜构成。为实现该新型CCCII电路,还提出了双端输出的双极型Wilson电流镜。该CCCII电路具有输出阻抗高、电压及电流传输精度高、易于实现、便于集成等优点。文中分析了电路的工作原理,给出了实验结果,验证了电路的正确性。 相似文献
7.
设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。 相似文献
8.
基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1~1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。 相似文献
9.
提出了一种新型高线性宽调谐范围的CMOS电调谐第二代电流传输器(ECCII),通过引入两个电流平方电路,使其电流增益能够通过直流偏置连续可调,0相似文献
10.
提出了一种电压跟随能力强、功耗低、调节范围大的CMOS电调谐第二代电流传输器(ECCⅡ),通过引入对称的CMOS电流舵电路,保证了电流传输精度,电流增益连续可调,调节因子-2≤K≤2,同时避免了电流镜的过多使用,减小了电流损耗.采用电压调控方式,增大了电流输入范围;将电流输入端和电流加减电路隔离,保证了精确的电压跟随能力.采用TSMC 0.35μm工艺参数,在±1.5V电源供电的条件下对电路进行了Hspice模拟,VY/VX,和IZ/IX的-3 dB带宽分别为83.5 MHz和136 MHz,功耗为1.7515 mW.该电路在可调谐连续时间电流模式滤波器的设计中有广泛的应用前景. 相似文献
11.
Ahmed A.A. El-Adawy Ahmed M. Soliman Hassan O. Elwan 《AEUE-International Journal of Electronics and Communications》2002,56(3)
In this paper, a digitally controlled current conveyo(DCCC) is presented. The proposed DCCC is based on rail-to-rail folded cascode implementation with a current division network (CDN). The CDN is used to provide control on the current gain of the DCCC. The CDN uses a novel current division technique based on differential pairs. The proposed DCCC can operate from ±1.5 V supply voltages. Applications of the proposed DCCC such as variable gain amplifiers (VGA) and digitally tunedfilters have been investigated. PSpice simulations based on the AMI 1.2 µm N-well level 3 parameters are in agreement with the presented work. 相似文献
12.
13.
基于PMOS衬底驱动技术设计了低压PMOS衬底驱动CMOS共源共栅电流镜电路(BDCCM),并讨论分析了其输入阻抗、输出阻抗和频率特性。BDCCM的最低输入压降要求只有0.4V,但是其输入输出线性度和频率带宽要比传统的共源共栅电流镜低,是低频低压CMOS模拟集成电路设计的新型高性能共源共栅电流镜。 相似文献
14.
一种CMOS低电压精准带隙参考源 总被引:1,自引:0,他引:1
基于CMOS电流模式,设计一个可以工作在1V电源电压的低电压带隙参考源。采用0.18μmCMOS工艺模型的仿真结果表明,温度在-20℃~80℃范围内,其温度系数小于10ppm/℃,电源抑制比大于-64dB。芯片面积为53μm×44μm。 相似文献
15.
16.
A High Speed, Low Voltage CMOS Offset Comparator 总被引:3,自引:0,他引:3
A high speed, low voltage offset comparator is presented. No common mode tracking circuit is used and the offset is added without compromising the high input impedance nature of the circuit. The circuit operates at 480 Mbps with 3.0–3.6 V and 1.6–2.0 V supplies and –40 to 125°C temperature range on a typical 0.5 m technology. 相似文献
17.
Brent J. Maundy Ivars G. Finvers Peter Aronhime 《Analog Integrated Circuits and Signal Processing》2002,32(2):157-168
Two variants of a new current feedback amplifier (CFA) are presented in this paper. These CFAs are realized in CMOS technology and both are capable of working at low voltages. It is shown that one circuit performs better than the other by virtue of an increased impedance at its Z terminal achieved through the use of additional transistors. Analysis of both variants of the current conveyor and buffer that form the current feedback amplifier gives an insight into the location of primary poles and zeros of the CFAs. Simulation results indicate an overall gain bandwidth product in excess of 59 MHz and 102 MHz for each circuit at a gain of –10 and with a 3.3 V supply. Experimental results from a chip fabricated in a 0.35 m CMOS technology agree closely with the simulation results. 相似文献
18.
19.
一种10-ppm/℃低压CMOS带隙电压基准源设计 总被引:10,自引:0,他引:10
在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/℃低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35μm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。 相似文献
20.
在对传统的CMOS带隙电压基准源电路的分析和总结的基础上,集合一级温度补偿、电流反馈技术,提出一种可以在低电源电压下工作,同时输出可调的低温度系数基准源电路。负反馈运放采用差分结构,简化了电路设计;同时放大器输出用作PMOS的电流源偏置,提高了电源抑制比。采用CSMC 0.6μm CMOS工艺实现,版图面积为0.41 mm×0.17 mm。Cadence Spectre仿真结果表明了设计的正确性。 相似文献