高速大容量MOS主存贮器

<正> 一、概述本文所介绍的主存貯器是用于×××工程计算机的主存貯器,根据计算任务的要求,它要求主存能提供较大的存貯容量。在信息流量方面,由于CPU采用了由高速的双极型半导体存貯器组成的8×64字的向量寄存器,所以仅要求主存提供的信息流量为每秒4000万字。我们就以上述要求为依据,进行了主存的设计工作。在设计工作中,由于采用了流水线工作方式并实现了无冲突存貯器的设计,从而使得本存貯器具有许多独特的特点,这些特点概括起来可以用“多、快、好、省”四个字来表达。“多”:指存貯容量大。该主存选用动态NMOS存貯组件,每个模块的容量为     

MOS存贮器及其应用

近几年来,集成电路工厂一直希望能以合理的成本生产高性能存贮器产品。今天已经实现了这种希望。不仅已经有品种繁多的可供选用的存贮器产品,而且有更多的产品正处在研制阶段。 这些存贮器厂家采用两种基本的集成电路     

MOS画面存贮器的设计

本文在总结研制X—4彩色显示器的基础上,提出画面存贮器设计的若干要点。     

单总线MOS存贮器模块系统设计

本文介绍一台用于DJS-180系列机的单总线MOS主存储器系统。它用进口的16K×1动态MOS电器组成容量为32K×18位,可扩充到128K×18位的主存储器模块系统。图15幅,表3个,参考文献6种。     

高速缓冲存贮器

<正> 8.1 概述 186机的高速缓存是一个与主存相比容量上较小而速度上又较快的存贮器,它配制在处理机之内,是处理机的一部分,同时又是主存贮器的一部分。(见图9.1)。因此,也可以把它看成主存贮器的缓冲存贮器。 如果所有的指令和数据均放在主存贮之     

Ⅱ 高速缓冲存贮器

本文详细地叙述了确立85型机存贮系统的高速度缓冲存贮器,它代表了85型机与360系统其它型机在基本结构上的独处之处。 讨论了高速缓冲存贮器的结构和操作,包括中央处理机所要数据的定位和恢复技巧。 叙述了确定采用高速缓冲存贮器所进行的内部性能研究,对选取的结构形态的性能和具有80毫微秒主存贮器的一台理论上的系统的性能做了比较。最后讨论并用图表示出了改变高速缓冲存贮器参数的结果。     

微程序计算机高速存贮器三态逻辑

引言 微程序计算机设计者一直采用固态随机存取存贮器作为缓冲存贮器和用只读存贮器来存贮微指令和程序常数。由于TTL(晶体管-晶体管逻辑)集成电路速度快,经常选用这种电路。 TTL器件阵列通常通过与总线连接来简化数据传送结构并使系统组件化。为此,采用     

高速缓冲存贮器的设计

近年来,高速缓冲存贮器(Cache)对计算机的系统结构产生了重大的影响,由于它的应用,大型慢速存贮器似能以高速缓存的速度操作,大大提高了系统的工作效率。Cache的效能基于这样的事实:当从存贮器的某个单元取得信息时,其附近的一些单元可能很快被访问,这就是所谓群集的信息。因此,使用高速缓冲器的系统是在假设使用群集信息的前提下,由硬设备控制,自     

MOS随机存贮器(RAM)的发展动向

一、256K-DRAM是现发展阶段完成的标志RAM是计算机的关键组成部件,随着计算机向智能化发展,对RAM的需求将成百倍地增长。因此,对RAM的开发研究成为国际上半导体企业界的竞争焦点,发展十分迅速。过去十年,RAM的单片集成度以每二年四倍速度提高,而由于光刻线条越来越细,因而芯片尺寸每二年只增加1.4倍。下表为从77年至83年DRAM及SRAM的进展概况。     

耗尽型器件加快MOS随机存取存贮器的速度

离子注入工序产生的1024字×1位的阵列具有亚微秒读周期时间和TTL相容性,而且不需要时钟和没有载流子注入问题的麻烦。     

80386高速缓冲存贮器的设计

Intel 80386微处理器能以每秒处理三、四百万条32位指令的持续速度工作。为发挥386全部潜力,需要一个胜能优越的存贮系统,从而使386能快速存取代码和数据。存贮系统不仅要求速度快,同时为了386能完成在许多大规模应同中存贮程序与数据的需要,存贮量要求很大。这样,系统设计者面临着提供价格合理、大容量高速度存贮器的挑战。微处理器通常使用DRAM.(动态随机存取存贮器),这种存贮器提供了价格合适的存贮,并可在上一代微处理器要求的速度     

磁鼓存贮器的高速开关系统

本文描述了一个选通时间小于1微秒的磁鼓存储器的内磁道选通系统。详细地介绍了线路并讨论了把选通时间减小到0.1微秒的可能性。     

MOS静态读写存贮器在键盘字符终端中的应用

<正> 随着中,大规模集成电路的出现,电子工业已经获得了迅速的发展。对于如何正确而有效的使用这些组件,是当前正在继续解决的课题。鉴于上述原因,我们研制了一台键盘字符终端用于大型试验的监视和控制。它的主要部件均采用大规模集成电路。键盘电路采用了可编只读存贮器,并使用了固化微程序。字符库也采用了可编只读存贮器,     

改进MOS存贮器大规模集成电路制作技术的可靠性试验

在工业技术院大型计划超高性能电子计算机予定使用的144位MOS大规模集成电路随机存取存贮器研究的时候,以检查和改进从试制阶段到大量生产的制作技术为主要目的进行了可靠性试验。 本文的主要目的是报告可靠性试验的数据,同时描述可靠性试验中所采用的测量环形振荡器频率的方法和效果。 试验大体上可以分为三个阶段。从1位单元到144位大规模集成电路存贮器试验的第一阶段。在第二阶段里产生的大部份不良情况是与表面有关。最后第三阶段的样品,把防止衬底泄漏电流的p型扩散作了改进;作为SiO_2针孔的解决办法,加厚了栅氧化膜并改进表面保护;随着进一步减少操作中的灰尘,在设计上对原图进行了修改,把源和漏配置成梳状图形,以减小芯片面积,增大电流和工作容限。 由于以上改进,使寿命从第一阶段到第三阶段得到大约10~3的提高。     

动态MOS随机存贮器刷新地址的检错和纠错

一、刷新地址的检错和纠错的提出我所研制的S—7计算机是一个要求高可靠,(?)计算机。为了提高机器的运算速度和接口的能力,在该机的外围机中采用了动态MOS随机存贮器,其容量为8K×18,取数时间为200ns,存取周期为400ns,组装用的片子是从日本三菱电机公司进口的。型号是:M5L2107BS,集成度为4096×1。     

双极型高速存贮器系统的应用

前言 对计算机系统高速化的要求越来越高,最近研制的超大型计算机,速度方面正在越过毫微秒级界限,向微微秒级进展。 FACOM M-200计算机是世界上实际使用的水平最高的超大型通用计算机。这台计算机全面采用高速LSI以及各种先进的控制,是为追求高性能而研制的机器。 可达到高性能的技术之一是采用高速缓冲     

高速双极只读存贮器的设计考虑

本文描述一种完全用双极工艺制造的高速集成电路只读存贮器的设计发展和性能。讨论两种电路结构。第一种是以1024×1存贮器机构为基础的,第二种是第一种加上可变存贮器格式,三状态输出电路和芯片具有启动功能构成的。列举性能参数证实在已验证的集成电路工艺范围内,只读存贮器(ROM)具备在芯片上全译码,输入输出与标准集成逻辑电路(IC)相适应,1024位存贮器达到小于50毫微秒(ns)的取数时间。     

100毫微秒周期时间的集成MOS晶体管联想存贮器系统

引言 自从采用MOS晶体管集成电路作为联想存贮器记忆单元的研究结果公布以来,128字每字48位的联想存贮器已经实验和设计。 本文讨论采用MOS晶体管工艺的全集成     

MOS存贮器的测试、筛选、组装、及其可靠性

MOS存贮器是大规模集成电路乃至超大规模集成电路的一个十分重要的领域,由于其工艺简单、集成度高、成品率高、具有较好的性能价格比,因此获得了迅速的发展,它在半导体存贮器领域中已占了主导地位。各种MOS存贮器的广泛应用,正在大大地改变着电子计算机及其他信息存贮、信息处理系统的面貌。 随着MOS存贮器的迅速发展,对其性能的测试、老化筛选、合理组装、正确使用,愈