一个基于模拟进化的VLSI多层区域布线算法

提出了一个VLSI版图设计的多层区域详细布线算法。算法采用有网格顺序布线技术，先按线网权重从大到小的次序对线网逐个布线，若剩有不能布通的线网则采用拆线－重布线，所有线网都布通后再利用拆线－重布线策略对布线进行优化，拆线－重布线的线网选择原则基于模拟进化技术，对单个线网使用改进型多层迷宫算法进行布线。算法可进行严格分层模式和非严格分层模式的布线，布线同时能进行通孔优化，能优先考虑关键线网的布线，并采取了减少串扰的措施。实验证明该算法能得到较好的布线结果。     

基于MOGA/SOS的互连缓冲及线型优化算法

将互连延时、信号响应波形、布线面积作为互连优化的3个目标函数,把推导出的串扰下边界作为优化参量的限制条件,采用分布式RLC模型作为互连系统的近似解析模型,提出了一种基于单目标排序非支配集构造算法的多目标遗传算法,用于解决互连优化中的缓冲及线型优化问题.算法所得解为满足串扰限制条件且对信号延时、信号波形以及布线面积进行优化的折中解.测试结果表明所提算法对互连优化问题规模的适应性强,所得解的优化结果明显优于基于Elmore模型的优化结果,布线面积减少了30%,信号延时与串扰性能分别提高了25%和25.73%.     

一种快速准确适用性广的伪随机扰码识别方法

针对高误码率下的伪随机扰码快速盲识别问题,提出了一种结合基于m序列统计特征和基于卷积的快速相关攻击算法的盲识别方法。该方法通过基于m序列统计特性快速获得扰码器生成多项式和通过快速相关攻击准确获得扰码器初态。仿真实验表明,该方法与基于枚举法的扰码识别方法和快速相关攻击的扰码识别方法相比,在识别时间和识别正确率方面都有更好的性能表现。     

高速PCB信号完整性分析及应用

本文基于信号完整性基本理论,对串扰、反射和同步开关噪声等信号完整性问题进行分析,并讨论了各种相应问题的解决方法。在此基础上,基于嵌入式硬件设计,利用高速PCB的信号完整性设计流程进行系统分析与设计,对关键网络进行仿真分析,如布线拓扑结构,串扰分析等。由仿真和分析的结果制定相关布局、布线规则约束PCB设计,并在布线后对系统进行仿真验证,达到良好的设计效果,缩短了硬件设计的开发周期,也进一步证明了高速PCB设计的仿真分析和设计方法的重要性。     

基于V型框架的多层无网格布线算法

为了提高大规模布线的布通率，加快布线速度，提出了一个基于“V”字型框架的总体布线与详细
布线交替进行的多层无网格布线算法.算法分粗化和细化两个阶段：粗化阶段，在每一层次对局部线网进
行总体和详细布线，先期得到布线结果，从而逐层次降低布线规模，同时也增加了总体和详细布线间的
交互性和布线资源估计的准确性；细化阶段,对布线解进行优化，并对粗化阶段布线失败的线网进行重布
线.总体布线采用速度很快的模式布线方法，并针对无网格布线的特点，引入了一种扫描布线障碍的布线
资源估计方法，无网格详细布线中则引入了通孔优化策略.实验证明，该算法在布通率、运行时间等方面
都得到了提高.     

微扰法声速剖面反演改进算法

为了降低传播时间测量误差对微扰法声速剖面反演精度的影响,本文提出了一种基于微扰法的声速剖面反演改进算法。该算法通过调整平均声速剖面以增大声速扰动量,进而增大声速扰动所引起声线传播时间的扰动量,降低了测时误差对反演算法的影响,提高了反演算法对声速扰动的敏感性。数值算例表明,相同条件下传统微扰法反演的声速剖面的最大误差为1.478 m/s,而改进算法的最大误差降低至0.403 m/s,验证了改进算法可以有效降低传播时间测量误差对声速剖面反演结果的影响,比微扰法的反演精度更高。     

开沟布线问题的模型及算法研究

开沟布线问题定义为由最短路径树和最小生成树这两个问题组合而成的组合优化问题,是一个新提出的、易于描述的却难于处理的NP完全问题.该文将图论、组合优化以及CNRP等技术相结合来对开沟布线问题进行了探索和研究,在指定一些约束的基础上建立的的数学模型较准确的描述了开沟布线问题的实质.给出了求解该问题的最直观简单的方法SP-MST求解法.并引入邻域搜索策略,在CTPHERUR1算法的基础上,提出了基于2-交换邻域搜索的改进算法,实验表明,该算法得到的近似解更接近最优解.     

基于LADRC的低温多效海水淡化温度控制

针对传统PID算法对于低温多效海水淡化(LT-MED)温度系统中存在的大惯性、大时滞环节的控制无法达到理想效果的问题,本文基于线性自抗扰控制(LADRC)算法,设计了低温多效蒸馏海水淡化温度系统控制器,利用SIMULINK仿真平台将其与基于传统PID算法的控制器进行控制效果比对.仿真结果表明,本文使用的线性自抗扰控制器(LADRC)用于该系统的温度控制,相比传统PID方法效果更佳.     

基于维特比算法和最小均方算法的自适应判决反馈均衡性能比较

对AWGN信道下具有串扰的通信系统进行了基于维特比算法和最小均方算法(LMS)自适应判决反馈均衡的计算机仿真.然后对它们的性能曲线进行了分析,得出基于维特比的最大似然估计法(MLSE)在对抗码间串扰时要优于基于LMS算法的自适应反馈均衡法的结论.     

基于粒子群优化算法的集成电路无网格布线

提出了一种改进的粒子群优化算法,并将其应用于集成电路布线,建立了相应的优化模型。对于给定的版图布线平面,该算法结合无网格算法的思路,首先由障碍图形和各个线网的端点生成一个包含最短路径的无网格访问点阵,然后根据粒子群算法的思路建立初始粒子位置矩阵,并利用其全局寻优功能找到当前布线路径上的最短路径.     

FPGA Implementation of Wave Pipelining CORDIC Algorithms

The implementation of the coordinate rotational digital computer (CORDIC) algorithm with wave pipelining technique on field programmable gate array (FPGA) is described. All data in FPGA-based wave pipelining pass through a number of logic gates, in the same way that all data pass through the same number of registers in a conventional pipeline. Moreover, all paths are routed using identical routing resources. The manual placement, timing driven routing and timing analyzing techniques are applied to optimize the layout for achieving good path balance. Experimental results show that a 256-LUT logic depth circuit mapped on XC4VLX15-12 runs as high as 330MHz, which is a little lower than the speed of 336MHz based on the conventional 16-stage pipelining in the same chip. The latency of the wave pipelining circuit is 30.3ns, which is 36.4% shorter than the latency of 16-stage conventional pipelining circuit.     

FPGA Implementation of Wave Pipelining CORDIC Algorithms

The implementation of the coordinate rotational digital computer(CORDIC) algorithm with wave pipelining technique on field programmable gate array(FPGA) is described.All data in FPGA-based wave pipelining pass through a number of logic gates,in the same way that all data pass through the same number of registers in a conventional pipeline.Moreover,all paths are routed using identical routing resources.The manual placement,timing driven routing and timing analyzing techniques are applied to optimize the layout for achieving good path balance.Experimental results show that a 256-LUT logic depth circuit mapped on XC4VLX15-12 runs as high as 330 MHz,which is a little lower than the speed of 336 MHz based on the conventional 16-stage pipelining in the same chip.The latency of the wave pipelining circuit is 30.3 ns,which is 36.4% shorter than the latency of 16-stage conventional pipelining circuit.     

短波自组网路由技术研究与实现

分析了短波自组网通信中的3种路由协议,重点研究了基于路由表的路由协议,并设计实现了基于路由表的短波自组网。实验结果表明：基于路由表的路由协议适用于短波自组网．同时可提高短波网络的灵活性和可靠性。     

基于Linux系统的LEO卫星动态路由协议研究与实现

基于虚拟拓扑算法思想,提出了一种基于网络状态的低轨（LEO）卫星动态路由协议.通过预测卫星周期运动来划分快照,按照每个快照内的拓扑预计算路由.根据卫星节点的实时状态动态调整网络拓扑并重计算路由,以提高卫星网络的应急能力,增强网络的抗毁性.除在NS3仿真平台验证协议正确性之外,主要在Linux系统实现了该路由协议,针对划分的4个模块在实现功能时的难点提出了解决方案.在Linux系统中对实现的协议进行功能测试和性能测试,验证了协议的路由功能.与传统的基于虚拟拓扑算法相比,该协议在时延、丢包率和吞吐量性能上有所提升.     

智能光网络中分层路由的新算法

针对智能光网络(ION)中的层次结构,提出了DHBR和DHROG 2种分层路由算法. 2种算法均基于固定层备选路由策略,着重考虑了各层域间链路与网关节点处的资源协调与均衡. 离散事件仿真结果表明,2种算法均可以有效地提高网络性能,得到较低的阻塞率,并具有较好的时间特性.     

基于强化学习的多阶段网络分组路由方法

多阶段网络被广泛应用于机器学习集群,由于多阶段网络中可用路径多,分组的路由是一个组合优化难题。现有基于启发式的路由算法由于缺乏性能保证,严重影响分组传输延迟。提出了基于强化学习的多阶段网络分组路由方法,使用一个新颖的策略迭代算法,通过学习的方式计算出最佳路由策略。算法通过在策略评估步骤中使用价值函数的最大似然估计器,克服了强化学习方法中蒙泰卡罗(MC)或时间差分(TD)价值估计器样本效率低的问题。为了应对组合优化时计算复杂度高的问题,算法在策略改进步骤中将组合动作空间上的优化分解为各组成动作的序列优化,以提高求解效率。基于NS-3网络模拟器的仿真实验结果表明,相较于现有最优的启发式路由策略,该算法学习到的路由策略降低了13.9%的平均分组延迟。     

一种具有概率预测机制的无线传感器网络安全路由协议

针对传统入侵检测机制不能及时发现捕获节点的问题,提出一种基于捕获概率预测的安全路由协议.该协议将网络划分为多个虚拟网格,同时利用地理位置信息和入侵检测信息建立网格被捕获概率的预测模型,并计算网格和节点的被捕获概率,从而在分组路由过程中绕过未被发现的被捕获节点.理论分析和仿真结果表明,该协议能够有效避免选择被捕获的网格作为中继网格,减少网络中被捕获信息的数量,提高数据成功传输率.     

基于回溯的QKD网络随机路由选择算法研究

为了解决已有的基于信任中继的QKD网络路由方案存在的密钥浪费、传输效率低下等问题,该文针对已有的路由算法进行改进,提出了一种基于回溯的随机路由算法.该算法在选路过程中对每个分支添加回溯点,针对已选路径传输过程中遇到某条链路密钥量不足的情况,通过查找最近的回溯点,从回溯点开始沿着随机选择的新路径重新进行密钥传递.对比实验...     

梯度相关的无线传感器网络成簇路由协议

分析了梯度和成簇无线传感器网络路由协议,确定了协议中存在的缺陷,设计了一种基于梯度的高效节能成簇路由协议(GBCRP)。采用基于跳数的梯度建立、能量相关的成簇算法、关键节点转发和功率自适应的簇头路由等技术,解决了无线传感器网络的节点能耗和路由失败而导致的数据传输可靠性问题。仿真实验表明,该协议有效地延长了网络的生命周期。针对不同密度的传感器节点,网络生命周期具有很好的稳定性,同时该协议也具有较好的可靠性保障。     

运用HTC解决延迟容忍网络路由问题

针对传统最短路径算法不适用于延迟容忍网络(DTN)路由选择以及DTN路由选择的特性,提出了一种基于跳数、权值随时间变化(HTC)的最短路径算法. 该算法的设计不仅考虑到节点间空间因素,还考虑了无线链路的时间因素和该算法的复杂度与正确性. 仿真结果表明,与现有的最早接触(FC)路由算法以及最小预期时延（MED）路由算法相比,此算法可更有效地得到DTN中时延最短的路径.