MPC850中复位逻辑和CPM协议切换的CPLD实现

介绍了用CPLD辅助设计方法在嵌入式系统中进行MPU复杂逻辑功能设计的总体方案。给出了通过对XC5144中复用控制寄存器进行配置以实现MPU复位逻辑和CPM协议切换的实现方案和设计要点。     

基于LXT971A的嵌入式系统的网络通讯设计

介绍LXT971A型网络通讯接口电路的内部结构和引脚功能，给出在嵌入式系统中采用LXT971A与MPC860型网络通讯处理器进行网络通讯的硬件接口实现方法．同时介绍基于嵌入式系统的服务器端的软件编程。     

基于CPLD的可重构技术在嵌入式检测设备中的应用

针对目前国内二次电池检测设备的落后现状,提出了一种基于ARM9嵌入式微处理器和复杂可编程逻辑器件（CPLD）可重构技术的嵌入式智能检测控制系统的硬件设计方法,利用CPLD的内部可编程的特性,解决了嵌入式系统因为控制逻辑变化而在硬件电路上必须作相应变化的问题。实验结果表明,该方法一方面可以提升硬件电路系统的通用性和柔性,另一方面可以提高开发效率、缩短产品开发周期。     

基于CPLD的红外焦平面阵列驱动电路设计与实现

给出了一种384×288非致冷红外焦平面阵列(UFPA)驱动电路的设计方法.在分析红外焦平面阵列工作原理的基础上,设计了红外焦平面阵列的驱动电压和时序电路,并对驱动时序信号进行了仿真和验证.实验结果表明,该驱动电路能够正确驱动出红外视频信号,可以满足实际红外热成像系统的工作需求.     

嵌入式处理器嵌入式系统的心脏

一、嵌入式处理器分类与现状 嵌入式系统的核心部件是各种类型的嵌入式处理器,据不完全统计,目前全世界嵌入式处理器的品种总量已经超过1000多种,流行体系结构有30几个系列,其中8051体系的占有多半。生产8051单片机的半导体厂家有20多个,共350多种衍生产品,仅Philips就有近100种。现在     

MPC860 Power QUICC及其在嵌入式系统中的应用

MPC860系列芯片是Motorola公司生产的新一代嵌入式处理器，可用于网络和数据通信领域中。它采用两个处理块集成结构，分别是嵌入Power核和通信处理模块。这种结构可有效地减轻CPU的工作负担，大大地提高了数据处理和交换能力。文中介绍了新型MPC860 PowerQUICC的内部结构、功能特点及其在嵌入式系统中的应用。     

嵌入式CPU外围接口电路的CPLD实现

介绍了一种采用CPLD实现嵌入式CPU外围电路的方法，将数据总线、译码单元、分频电路及逻辑电路集成于一片CPLD，大大缩小了印制板的面积并提高了系统可靠性，同时，由于CPLD的现场可编程特性，整个系统的灵活性显著增强。     

基于嵌入式PWM直流电机调速系统的电路设计

提出了基于嵌入式的PWM直流电机调速系统的设计方案,运用微控制器S3C44B0X进行系统控制,完成了系统重启电路,系统调试端口, SDRAM、FLASH模块,串行通信（UART）模块,直流电机电路模块等硬件设计。实现运用嵌入式系统芯片产生PWM波对直流电机的转速的改变,使得转速随着输出的PWM波的占空比的变化而变化。     

基于CPLD的面阵CCD驱动电路设计

在透射电子显微镜相机的研制中,针对SONY行间转移面阵CCD ICX285AL图像传感器,设计了一款基于CPLD的面阵CCD驱动电路。以Altera公司的CPLD芯片EPM570T100作为时序发生器产生CCD驱动信号和相关双采样控制信号,并搭建了驱动器电路和直流偏压电路。在QuartusⅡ13.1开发环境下利用Verilog HDL语言编程,并利用Model Sim SE 10.1进行仿真测试。实验结果表明,以CPLD为核心的驱动电路能够产生符合CCD要求的驱动脉冲和偏置电压,可稳定地输出CCD视频信号。     

基于CPLD的WatchDog电路设计

论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果.     

一种基于Brokaw带隙基准上电复位电路的设计

为了解决传统上电复位电路电源阈值电压受工艺和温度的影响,提出了以Brokaw带隙基准源为基础结构,由采样电路、电流比较电路和电平转换电路等模块组成的可实现精确复位的上电复位电路。增加带迟滞功能的设计,减小了电源噪声对输出电路的影响。采用0.5μm CMOS工艺并对电路进行仿真。结果显示该电路工作在5 V电源电压,典型工艺和温度下电源阈值为3.19 V,在不同的工艺和温度下对电源阈值的影响较小,误差范围在0.31%~4.7%。     

一种基于CPLD的PWM控制电路设计

介绍了利用硬件描述语言VHDL设计的一种基于CPLD的PWM控制电路 ,该PWM控制电路具有PWM开关频率可调 ,同侧2路信号互锁、延时时间可调、接口简单等特点 ,可应用于现代直流伺服系统     

基于CPLD的数字触发电路的设计

利用大规模可编程控制器(Complex Programmable Logic Device)CPLD，针对静止补偿器(STATCOM)对触发脉冲信号的要求．设计一种基于CPLD的正弦脉宽调制(SPWM)数字触发电路。正弦调制波的产生采用查表法，但仅将1／4周期的正弦波数据存入CPLD的内部硬件所构造的ROM中减少了系统的硬件开销．并具有脉冲封锁等功能，仿真结果证明了本设计的正确性。     

一种嵌入式上电复位电路的设计与芯片实现

在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。     

基于片上系统的时钟复位设计

从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路.设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块.以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统.该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠.另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作.相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性.     

基于电平检测的上电复位电路

目前基于延时的上电复位电路,其延时电容在掉电后,所储存的电量影响了下一次上电的延时,容易出现复位电平太窄甚至无法产生复位电平的问题;并且电源电位的上升速度,也会影响到复位电路的可靠性;针对此类问题,提出一种基于电平检测的上电复位电路,利用电源回路中本身具有的RC延迟时间作脉冲宽度,可以达到较长的复位时间;并且本电路的复位电平与工艺参数相关,能保证实际电路在复位电平消失后的可靠工作;探讨了本电路的复位特征及可靠性,并从流片结果得到验证。通过理论上的分析和实际结果的测量,本复位电路具有良好的可控性和优秀的复位能力;而且还具有较小的芯片面积。在某些情况下,还可以替代欠压检测电路。     

基于CPLD的CCD驱动时序的设计

CCD(电荷耦合器件)作为一种应用广泛的新型半导体光电器件,驱动时序电路的实现是其应用的关键问题。提出了基于CPLD(复杂可编程逻辑器件)实现CCD驱动电路的方法。选用Al-tera公司的MAX7000S系列CPLD作为硬件设计平台,运用VHDL对驱动时序电路进行了描述,并给出了部分程序,采用Altera公司的QUARTUSⅡ软件对所设计的驱动程序进行了仿真,并用数字示波器观察输出波形。测量和仿真的结果证明是可行的。     

基于单片机和CPLD的控制系统设计

给出了控制系统的设计框图,对每一个模块的功能进行了分析,利用单片机、CPLD和数字化技术完成了系统设计,最后给出了分析结果.     

基于CPLD技术的看门狗电路的设计

介绍了一种基于CPLD器件设计看门狗电路的方法。     

基于DSP和CPLD的光纤光栅解调系统的设计与实现

利用可调光纤F-P滤波器作为解调元件建立了光纤光栅温度解调系统,采用数字信号处理器外部中断实现反射谱峰值的准确定位。光纤光栅温度解调实验结果表明,解调系统的测量精度得到了提高。