三值绝热计数器的开关级设计

为了降低多值逻辑电路的功耗,采用开关级设计技术设计一种新型三值绝热计数器.该方案以电路三要素理论为指导,并通过对多值计数器结构及工作原理的分析,分别推导出构成三值绝热计数器的三值绝热触发器、三值绝热正循环门、三值绝热进位电路的开关级函数表达式,利用具有不同阈值的NMOS管和交叉存贮型结构实现相应的电路.将所设计的计数器进行PSPICE模拟,结果表明,三值绝热计数器具有正确的逻辑功能及明显的低功耗特性.     

四值绝热动态D触发器开关级设计

研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态D触发器相比,节省功耗约90%.     

基于DDS技术的双通道波形发生器

利用FPGA芯片及DA转换器,采用直接数字频率合成技术(DDS),设计实现了一个频率、相位可控的函数波形发生器,同时阐述了直接数字频率合成技术的工作原理、电路结构、及设计的思路和实现方法,经过设计和电路测试,该函数波形发生器可以实现双路相同、波形不同,相位输出及双路不同波形输出,证明了基于FPGA的DDs设计的可靠性和可行性.     

基于DSP和FIFO信号采集系统硬件设计及实现

提出了一个基于FIFO和DSP的高速数据信号采集系统的设计,给出了该系统的总体设计方案和具体硬件电路,包括FIFO内部电路结构的阐述、电源和复位电路设计、FIFO与DSP的连接等.实验表明：该系统结构清晰、电路简洁、易于实现.     

基于DSP和FIFO信号采集系统硬件设计及实现

提出了一个基于FIFO和DSP的高速数据信号采集系统的设计,给出了该系统的总体设计方案和具体硬件电路,包括FIFO内部电路结构的阐述、电源和复位电路设计、FIFO与DSP的连接等.实验表明:该系统结构清晰、电路简洁、易于实现.     

高速视频系统中一种异步FIFO缓存设计

在数字电视系统中,为了满足系统对高速数据的采集的缓存需求,通过研究FIFO的工作原理,利用FPGA和SDRAM设计了一种高速大容量的异步FIFO.介绍了SDRAM的存储结构及操作方法,阐述了基于SDRAM控制器的异步FIFO的设计方法,结合实际,完成了在数字电视系统中基于FPGA和SDRAM的大容量异步FIFO的设计与实现,有效的解决了数字电视系统中对高速视频处理时的海量缓存问题.     

浅谈电力系统交流测控装置(RTU)工作原理及应用

对电力系统频率值、电流电压值等特征电参量实时采集工作原理进行分析后,对RTU交流测控装置的硬件电路和软件电路的逻辑工作原理和应用设计进行重点进行了详细的分析研究.     

采用二相功率时钟的能量恢复型CMOS触发器设计

基于绝热开关或能量恢复技术, 提出了应用于低功耗系统的主从型绝热D触发器、SR触发器和JK触发器设计. 所 提出的这些电路工作于二相正弦功率时钟，这有助于降低功率时钟电路的设计难度. 通过接入两个与功率时钟相连的弱 nMOS管解决了输出悬空态问题. 电路采用传输开关作为逻辑输入模块, 消除了接地端, 因而具有更低的能耗.应用绝热JK 触发器，并以十进制加法计数器为例演示了能量恢复型时序电路的设计.通过采用0.5 μm 互补金属氧化物半导体(CMOS) 工艺参数的集成电路模拟程序(SPICE)模拟，结果验证了该触发器较之以往的设计具有更低的功耗.     

双系统架构下的直接数字频率合成技术研究

介绍了直接数字频率合成技术(DDS)在MCU FPGA双系统中的一种实现方法,重点讨论了MCU的控制系统的设计与现场可编程逻辑门阵列FPGA实现直接数字频率合成的原理及其电路结构,并给出了利用ALTERA公司的Flex10K系列EPF10K10LC84-4设计方案。     

低温风洞绝热系统的研究现状及其关键技术

为保持低温风洞的内部环境温度,提高试验效率,基于低温风洞运行的特殊工况,讨论多种低温绝热方式在低温风洞中应用的可行性,总结了目前小尺寸研究型低温风洞绝热系统的研究现状,对比分析外绝热、冷箱、内绝热以及内外绝热组合等4种绝热结构的优缺点.对低温风洞内绝热系统的关键技术点——设计技术、低温流-固-热多场耦合分析技术及试验技术进行了阐述分析,并对大型低温风洞内绝热系统设计和建设过程中需要重点开展的工作进行了展望.     

四极质谱数据采集控制技术的设计及FPGA的实现

设计了一种四极质谱的数据采集与存储缓冲控制逻辑。该设计基于预读取和分时复用技术能实现同时存储读取,采用现场可编程门阵列(FPGA)控制SRAM存储器实现高速大容量的先进先出存储器(Frist in First out,FIFO),研制出结构简单的数据采集控制系统。该系统实现了1 M*16位FIFO缓冲存储和20 Mbps同时读写,并应用在四极杆质谱和四极离子阱质谱仪中,缩短了单次质谱分析的扫描时间。     

基于优先级调度的高速大容量FIFO缓存设计

针对甚长基线干涉测量(very long baseline interferometry,VL-BI)数据采集记录系统对高速大容量先进先出(first in first out,FIFO)缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案:设计将同步动态随机存储器(synchronous dynamic random access memory,SDRAM)划分成环形缓存链,并依据提出的设计参考原则,合理分配任务量和设定优先级判据,通过任务号的管理,实现了一个标准的高速大容量异步FIFO缓存。性能测试结果表明,该设计融合了时分法和多体法的优点,面积开销小,实时性强,最高持续读写速度达680MB/s,容量利用率近100%。     

采用混合MTJ/CMOS和SABL结构的密码算法电路设计

为了在提高轻量级密码算法(Lightweight cipher algorithm, LWCA)电路安全性的同时降低功耗,提出了一种磁隧道结(Magnetic tunnel junction, MTJ)/CMOS混合结构查找表(Look up table, LUT)电路,该结构通过与感测放大器逻辑(Sense amplifier based logic, SABL)元件配合可以实现完整的PRESENT-80加密算法电路。设计将MTJ器件引入防护电路设计中,进而提出了一种基于混合MTJ/CMOS结构的双轨查找表(Look-up table, LUT)电路结构。首先,基于40 nm CMOS工艺库和MTJ器件仿真模型,使用新提出的双轨查找表结构设计了加密算法电路工作过程中所需要的关键S-box电路并通过了仿真验证。然后,利用该电路和敏感放大器逻辑元件电路结构组合设计了PRESENT-80密码算法的完整电路。最后对所设计的电路模型进行了相关性功耗分析攻击(CPA)攻击,同时为了方便进行对比研究,还对使用传统CMOS单轨和SABL双轨结构实现的PRESENT-80加密算法电路模型进行了相同条件...     

一种共振隧穿二极管三值逻辑电路设计方法

通过对多值单稳态-多稳态转换逻辑单元的分析,发现开关信号理论可以准确地解释其工作原理。在此基础上,提出了三值共振隧穿二极管电路一般结构,用于实现任意三值逻辑函数。相应的电路设计方法可归为求取开关函数的最简表达式,并用异质结场效应晶体管实现,从而避免电路中共振隧穿二极管参数的调整,简化整个设计过程。模拟仿真表明所设计的电路具有正确的逻辑功能。     

Circuit of time-domain quality factor measurement in 0.35μm CMOS process

Based on the time-domain quality factor (Q-factor) measurement principle, an architecture which not only achieves an accurate Q-factor at the specific frequency but also covers a range of frequencies without any loss in Q-factor measurement accuracy is proposed. Based on a reconfigurable structure, an improved peak detector compensation method is presented. To guide the design of such an architecture, a theoretical analysis for reaching the required accuracy and expanding the input frequency range has been first developed in this paper. Besides, the system power dissipation can be reduced by 7.5％ thanks to the improved digital control logic. In this paper, circuit is realized in a 0.35μm CMOS process for the first time. With the 5V supply voltage and 1MHz input frequency, the post-layout simulation result have demonstrated that an accuracy of the Q-factor measurement is within 0.2％. Furthermore, the input frequency range that can be measured by this circuit is extended from 100kHz to 1.5MHz with the same accuracy.     

过程型机械系统的方案设计模型

针对锅炉、汽轮机等具有过程系统相似特征的特定机械系统,提出过程型机械系统的分类概念.借鉴过程系统的概念和理论,分析过程型机械系统的功能和结构,提出将该类机械系统的方案设计分为系统级的总体布置设计和单元级的过程部件设计2个层次,并分别在这2个层次上提出由“功能-行为-结构-知识”4元组构成的方案设计模型.通过抽象定义“广义过程部件”和“广义物料”2类对象,具体描述该方案设计模型中最为关键的物料变换逻辑,并提出一种具有普遍适用性的基于ID关联的过程型机械系统流程逻辑描述方法.应用结果表明,提出的方案设计模型合理有效.     

基于FPGA的虚拟FIFO改进设计

为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好.