基于FPGA的多功能信号发生器设计与实现

针对传统采用单片机和DDS芯片设计信号发生器的方法具有可移植性差、硬件结构和编写DDS源程序复杂等问题,提出了基于FPGA的多功能信号发生器设计方法。采用MATLAB/Simulink和DSP Builder对DDS系统模型进行建模和仿真,并用Signal Compiler工具对模型进行编译,产生Quartus II能够识别的VHDL源程序,并在Quartus II环境中生成硬件符号,最终将顶层文件编译、综合后下载到FPGA器件中,可产生频率、幅度相位均可调的基本波、AM调制波和数字调制波。测试结果表明,该系统具有设计灵活、实现简单、参数易调整、可移植性好、输出波形性能稳定和精度高等优点。     

基于FPGA的异步电动机变频调速系统

针对传统的单片机(MCU)或数字信号处理器(DSP)以软件方式实现的控制系统普遍存在速度慢、稳定性差等问题,以实现全数字电机控制器的集成化为背景,提出了一种基于现场可编程门阵列(FPGA)的空间电压矢量脉宽调制(SVPWM)硬件设计方案,并结合EDA模块化的设计方法和Verilog HDL硬件描述语言,在一片FPGA芯片中得到了验证和实现;采用"top-down"设计思想,对系统按功能划分模块进行了设计;首先对各功能模块进行了设计、仿真、验证,然后将整个系统组合起来进行了仿真、验证,最后利用FPGA进行了硬件验证;在此基础上,完成了异步电机SVPWM调制方式的V/F开环变频调速系统的实验。研究结果表明,该系统稳定性高、占用资源少、复用性高,在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性,为设计高性能的电机控制专用芯片奠定了基础。     

基于FPGA的FIR滤波器的设计

在介绍有限脉冲响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案借助FPGA滤波器芯片和Quartus II软件、DSP Builder软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好,其性能优于传统的FIR滤波器设计方法.     

基于DA算法的PID控制器设计

文中介绍了将分布式算法用于数字PID的硬件实现过程,建立数字PID控制器的仿真系统模型,并在MATLAB下仿真验证了其设计的正确性。该数字PID控制器充分利用了FPGA芯片内的查找表来实现乘法器,与串行、并行和混合方法相比,减少了由大量乘法运算所消耗的时间,极大地提高了系统运行的速度。     

高速并行数字调制信号的产生与实现

数字调制技术是高速通信传输系统的关键技术之一。本文提出了一种全并行的高速数字调制信号产生架构,该架构可以在现场可编程门阵列(FPGA)硬件平台中通过算法级的流水线实现。通过理论分析与推导,并行频域成型滤波器中的DFT/IDFT可以由低复杂度的两个基-8 FFT算法级联构成,进一步给出了具体的FPGA架构和实现方法。另外,为了进一步降低硬件资源,本文分析并设计了一种适用于并行实现的免混频数字正交上变频架构。仿真实验对高速并行数字调制架构中的并行频域成型滤波器在时域和频域分别进行了算法验证,FPGA硬件实现结果验证了高速并行数字调制信号产生的频谱性能。     

基于FPGA的PROFIBUS-DP从站IP软核的设计

介绍了一种基于FPGA内部软IP核实现通信中对现场总线PROFIBUS-DP从站设计方案.IP核的出现为单个FPGA上实现一个完整的系统(SoPC)的设计提供极大便利,利用IP核,设计者通过模块化设计,轻松快速地实现系统复杂的功能.采用了FPGA直接搭建IP核实现了以往的SPC3集成芯片的功能.通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源.     

多路SPWM波形发生器设计及验证方法

为了实现多电平逆变器的控制,研制了一种基于同相载波层叠技术的多路正弦脉宽调制(SPWM)波形发生器。设计的波形发生器通过数字信号处理(DSP)的外部接口向现场可编程门阵列(FPGA)发送调制波数据,在FPGA内将调制波与多路载波进行比较产生多路SPWM信号。同时为了验证多路SPWM波形发生器设计的正确性,提出了一种新颖的离线半实物仿真验证方法,该方法通过逻辑分析仪获取波形发生器输出的多路SPWM信号,并作为多电平逆变器仿真模型的控制信号,并将半实物仿真结果与仿真结果进行比较分析以此验证设计的正确性。仿真和实验证明了设计和验证方法的正确性,并且该验证方法具有有效、实用、快速等优点。     

基于AD9852的正弦信号发生器设计

基于直接数字频率合成技术（DDS）．采用DSP芯片实现对DDS集成芯片AD9852的控制．实现了FM、AM、ASK，PSK信号调制和对调制深度及精度的控制。此设计通过键盘输入、LCD显示形成人机交互界面．实现对输出信号的控制。     

基于SOPC/Nios-II与数字移相技术的频率计设计

为实现uClinux下的电子测量集成仪器中的数字频率计设计,采用Cyclone系列FPGA 芯片EP1C6Q240,运用SOPC软核设计、Nios-II软件开发技术、数字移相技术,实现了0.02 Hz～225 MHz,1×10-6精度的频率及脉宽、相位差的测量.实验表明,这是一种有效、低成本的解决方案.在重点给出该技术实现方法的同时,介绍了系统仿真和误差分析.     

视频图像实时采集和显示系统的FPGA设计

针对视频图像信息实时采集过程中,数据量大、快速性要求高,普通的处理器芯片难以胜任的问题,本文给出一种采用FPGA的视频图像实时采集和显示系统的设计实例.通过该实例介绍了基于FPGA的视频信息采集与显示系统的设计方法,以及FPGA应用系统设计中一些难点问题的解决办法.通过IP核调用、异步FIFO数据缓冲、存储器乒乓操作等方法,利用FPGA内部资源实现了各功能模块的设计.仿真和实际测试结果表明,利用FPGA进行视频图像信息采集和显示系统设计,是降低产品体积、功耗,提高快速性、稳定性的有效途径.     

基于FPGA的DDS-AM调幅波产生方法研究及实现

为实现基于FPGA的DDS数字调幅波,提出以调整调制指数控制字与频率控制字,通过查表得到所需数字序列的思想与方法,MATLAB6.5仿真与样机实验表明该方法是行之有效的。     

直接数字频率合成器在FPGA中的实现

给出了基于FPGA芯片的直接数字频率合成器(DDS)的设计方法。因为DDS技术的实现依赖于高速、高性能的数字器件,选用FP-GA作为目标器件,可利用其高速、高性能及可重构性,根据需要方便地实现各种比较复杂的调频、调相和调幅功能。并且在设计中采用流水线技术,以提高相位累加器的速度。随着微电子技术的不断发展,开发者能很容易地将整个应用系统实现在一片FPGA中,从而实现片上系统(SoC)。因此,用FPGA实现DDS就有了更广泛的现实意义,并在现代通信系统中具有良好的实用性。     

基于FPGA的QPSK与BPSK调制系统仿真

数字调制技术在数字通信中占有非常重要的地位,数字通信技术与现场可编程门阵列(FPGA)的结合是现代通信系统发展的一个必然趋势.介绍了四进制相移键控(QPSK)和二进制相移键控(BPSK)调制原理,并基于FPGA实现QPSK和BPSK调制电路仿真.通过在QuartusⅡ环境下得到调制电路仿真波形进行对比,进而得出QPSK...     

全数字直流电机PID控制器的FPGA实现

研究了PID算法在FPGA中的实现。提出了数字脉冲宽度调制代替D／A的方法,并针对电机转速控制进行优化．实现了控制全数字化、集成化。这种方法比用计算机加D／A的方法速度快、稳定性好、适用范围广,有广阔的应用前景。     

基于FPGA的数控逐点比较法直线插补数字系统设计与实现

主要讨论了基于FPGA技术的数控逐点比较直线插补数字系统设计方案与具体实现方法。将先进的FPGA技术用于研制和开发复杂数字系统,为研制和开发复杂的数字系统提供了新的思路和方法。     

Digital modulator and synchronous demodulator system: an alternative to the analog phase detector

A digital modulator and synchronous demodulator system has been developed which more effectively recovers signals buried in noise than does its analog counterpart. Circuitry of integrated design is described for controlling the modulation in physical measurements and the simultaneous, synchronous demodulation and conversion of the signal into a binary number. This system is especially useful when interfaced with a laboratory computer. The square wave which produces the modulation has purposely lengthened transition times to minimize modulation transients. Demodulation is accomplished by feeding the amplified AM signal into a voltage-controlled oscillator and counting the resulting pulses with counters gated, by the modulation reference circuitry, to count up and down on alternate half-cycles. The number accumulated by the counters is proportional to the true integral of the demodulated signal over a preset number of modulation cycles. The period of the modulation cycle is, in turn, determined by a quartz crystal oscillator. The demodulator can be gated to ignore excessively noisy portions of the modulated signal. Four demodulators with relative gains in ratios of eight operate simultaneously to provide a large dynamic range of more than 10(6). Application of this system to a computer-controlled microwave spectrometer is described. A sample spectrum is given to illustrate the wide dynamic range.     

基于双DDS的高速任意波发生器实现技术

提出了一种基于双 DDS(Direct Digital Frequency Synthesizer)的高速任意波发生器实现技术。在利用 FPGA实现DDS的基础上 ,使用两路 DDS分别产生主波形和调制波形 ,方便地实现两个任意波信号的幅度调制 ;同时 ,通过调制波形数据实时控制主 DDS的频率控制字 ,用数字的方法直接实现波形的各种频率调制。并重点对高速相位累加器、调频和扫频等功能进行了详细的分析和设计 ,最后给出了实验及应用结果     

基于SOPC技术的视频图像处理系统研究

视频图像处理系统从最早期的以模拟系统为主逐步向数字化转变,而目前常用的用数字信号处理专用芯片(digital signal processor,DSP)做处理器的数字视频图像处理系统在高速信号实时处理中难以达到要求,系统可靠性低;相对而言,FPGA用于实时图像处理,在速度上具有很大的优势,其内部自身结构易于实现分布式的算法结构,使得各功能块可以同时工作,更有利于高速数字信号处理。FPGA(现场可编程门阵列)设计技术将尽可能大而完整的电路系统在单一SOPC(片上可编程系统)中实现,从而使得所设计的电路在规模、可靠性、开发成本、产品维护和硬件升级等多方面实现最优化。