共查询到15条相似文献,搜索用时 265 毫秒
1.
2.
3.
4.
5.
6.
高速PCB设计中信号完整性的仿真与分析 总被引:1,自引:0,他引:1
讨论了高速PCB设计中涉及的定时、反射、串扰、振铃等信号完整性(SI)问题,结合CADENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125 MHz的AD/DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线,从各个环节上保证高速电路的信号完整性。 相似文献
7.
非屏蔽双绞线已经被广泛的运用于网络的互联中,双绞的结构能够提高对串扰和辐射发射的抵抗能力。在高速数字电路的PCB板上差分信号变得越来越多。随着上升时间的加快,差分信号的信号完整性问题变得越来越重要。最近,一种新的双绞差分传输线被引入到布线中。文章通过理论和仿真分析了这种双绞差分线结构如何减小串扰和辐射发射。 相似文献
8.
9.
为了优化高速PCB制板,保证信号的完整性,从延迟、反射、串扰3个方面入手:针对延迟问题分析了数据接收与发送的时序模型并探究了延迟使系统时序产生紊乱的原理,推导得出能够保持系统不发生错误的信号建立时间与信号保持时间阈值;分析了引起反射的原理与抑制反射采取的措施,着重针对45.斜切角展开分析,提出了斜切比率,并且针对4个不同比率值进行了仿真观察;最后分析了产生串扰的互感互容原理,给出了减弱串扰的优化方法.采用HyperLynx与HFSS软件对上述方法进行了仿真,验证了建立时间与信号保持时间阈值的准确性,得出斜切比率为0.29适合作为参考值的结论. 相似文献
10.
为在高速数字系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响巨大。针对高速PCB设计要求讨论了设计中涉及的延迟、反射、串扰等信号完整性问题,分析了各种破坏信号完整性的原因,并提供了改善信号完整性的对策。通过采用Cadence/SpecctraQuest仿真工具对一ARM9核心板电路板中的高速SDRAM时钟信号线的布局布线后的仿真,给处了由于没有阻抗不匹配造成设计失败的实例,重点分析了高速电路板中存在的阻抗匹配问题,并给出了利用Cadence/SpecctraQuest解决信号完整性问题办法。 相似文献
11.
12.
13.
摘要: 本文主要介绍高速数据采集系统工作原理以及设计中存在的信号完整性问题,使用EDA工具Cadence设计数据采集的印制板。通过Cadence软件建立关键信号拓扑结构,进行串扰、布线等与信号质量相关的参数仿真, 从仿真波形中可以测量出与信号时序相关的参数,根据仿真结果对PCB板布线进行优化,总结出部分设计规则。 相似文献
14.
15.
在高速数字电路设计中,随着电子产品的不断更新换代,其系统主频变得越来越高和产品变得越来越小型化,板级互连线的信号完整性问题也越来越突出。针对高速数字电路设计中的反射和串扰等信号完整性问题,分析破坏信号完整性的原因,并提供改善信号完整性的方法:采用端接技术和增加敏感信号线的间距。通过采用Hyperlynx仿真工具对在SC... 相似文献