共查询到20条相似文献,搜索用时 109 毫秒
1.
2.
文章首先介绍了CRC的数学原理,继而讨论了一种利于硬件实现的并行数据输入CRC算法的推导方法及其实现方法。最后,采用该文提出的设计算法,使用VHDL设计并实现了CRC-6运算模块,与其它算法实现的CRC模块相比,在使用的资源增加不大的情况下,可以获得较高的性能。 相似文献
3.
4.
5.
在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制--循环冗余码校验(CRC).介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计.由于CRC算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性. 相似文献
6.
针对CAN协议中提出的串行CRC检验原理,给出其硬件实现方法及具体实现时应需注意的技术问题,给出了RTL级的VHDL代码。为了提高CRC编码的生成速度和CRC检验的效率,介绍了CRC检验的并行原理,并针对CAN协议中CRC编码的生成多项式推导出了8位并行CRC编码的逻辑关系式。最后对串行和并行两种实现方式进行了性能对比,并给出了为满足CAN协议而进行CRC编码时应注意的问题。 相似文献
7.
基于FPGA的CRC并行算法研究与实现 总被引:1,自引:0,他引:1
循环冗余校验(CRC)算法广泛应用于通信领域以提高数据传输的可靠性.针对通信过程中常用的CRC校验,介绍了CRC的编码和解码原理,分析了CRC的经典算法的实现过程,并在此基础上提出了基于FPGA的CRC并行处理算法.采用VHDL语言对算法完成建模与实现,并以Altera公司开发的EDA工具QuartusII8.0作为编译、仿真平台进行了仿真验证.电路的综合结果表明,该方法具有更少的资源占用量和更高的工作效率. 相似文献
8.
CRC算法在计算机网络通信中的应用 总被引:8,自引:1,他引:8
在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制——循环冗余码校验(CRC)。介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计。由于CRC算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性。 相似文献
9.
10.
11.
基于ISO18000—6C协议标准的UHFRFID系统中的读写器和标签之间的通信,采用CRC5和CRC16循环冗余校验。目前UHFRFID系统中,收发数据的循环冗余校验都采用按位校验法,本文根据已有的循环冗余查表校验法,提出一种适用于ISO18000—6C协议标准的新型循环冗余校验算法,极大地提高了循环冗余校验效率,非常适合用于嵌入式实时系统通信。实验结果表明,该算法将CRC5校验的效率提高了17%,将CRC16校验的效率提高了27%以上。 相似文献
12.
13.
USB中的CRC校验原理及其Verilog HDL语言实现 总被引:4,自引:0,他引:4
在数据和控制信息中加上循环冗余码是通用串行总线(USB)协议中一个重要的错误检测措施。接收端通过进行循环冗余校验(CRC),可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计,设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。 相似文献
15.
针对航空ARINC429总线通信系统,结构上采用交叉传递的方法和信息冗余进行多余度设计,根据系统需求分析制定了余度判决决策;在分析了信息冗余在航空ARINC429总线通信系统中的重要性的基础上,综合了循环冗余校验和航空ARINC429协议的特点,完成了信息冗余的设计及在程序中的实现;通过在某直升机通信系统的应用,验证了该设计的结构简单、实时性高的特点,有效增加了系统余度,提高了通信的可靠性。 相似文献
16.
CRC校验中信息段超长软处理解决方案 总被引:3,自引:0,他引:3
该文针对通讯用CRC校验中信息段情况提出一种程序处理办法,根据数学理论证明其方法的正确性,最后给出了实际采用的源程序代码。 相似文献
17.
18.
19.
CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要。基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验(CRC)系统。系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证。综合结果表明,本设计可满足高速数据完整性检查的速率要求。 相似文献