基于图像处理的电路板缺陷检测系统设计

针对传统电路板缺陷检测多为人工检测、速度较慢且成本较高的问题,本文研究设计了一款以图像处理为基础、利用现场可编程门阵列(FPGA)实现对电路板缺陷准确、高速的检测系统。在传统图像增强算法的基础上提出一种针对不同图像信息采用不同感兴趣区间的方法,增强效果显著;为减少电路板上标识字样对匹配算法计算速度的影响,提出一种去除丝印算法,将电路板上多余的标识字样取消,减少图像匹配的计算量,加快检测的速度;在传统绝对误差和算法(SAD)模板匹配算法的基础上采用去平均值法计算图像信息,减小光照变化带来的影响;将传统2算子Sobel边缘检测扩展到8算子边缘检测,边缘信息更加明显清晰。采用FPGA作为硬件平台,在Vivado开发环境下实现Verilog HDL硬件逻辑语言,下载到FPGA中实现。实验结果表明,系统的平均检测精度为98.53%,检测单张电路板的时间为8.204 s。本系统设计在检测精度和速度上都有明显提升,且造价成本低。     

基于NVDLA与FPGA结合的神经网络加速器平台设计

随着深度神经网络对算力的需求不断增加,传统通用处理器在完成推理运算过程中出现了性能低、功耗高的缺点,因此通过专用硬件对深度神经网络进行加速逐步成为了深度神经网络的重要发展趋势。现场可编程门阵列(FPGA)具有重构性强、开发周期短以及性能优越等优点,适合用作深度神经网络的硬件加速平台。英伟达深度学习加速器(NVDLA)是英伟达开源的神经网络硬件加速器,其凭借自身出色的性能被学术界和工业界高度认可。本文主要研究NVDLA在FPGA平台上的优化映射问题,通过多种优化方案高效利用FPGA内部的硬件资源,同时提高其运行性能。基于搭建的NVDLA加速器平台,本文实现了对RESNET-50神经网络的硬件加速,完成了在ImageNet数据集上的图像分类任务。研究结果表明,优化后的NVDLA能显著提高硬件资源使用效率,处理性能最高可达30.8 fps,实现了较边缘中央处理器(CPU)加速器平台28倍的性能提升。     

SoPC FPGA云平台软硬件协同交互框架

针对现有商用现场可编程门阵列(FPGA)云服务(FaaS)平台部署密度低、成本高的问题,提出一种基于可编程片上系统(SoPC) FPGA软硬件协同框架部署云平台的方法。该框架在满足一定性能需求的前提下,实现高密度、低成本、方便管理的SoPC FPGA云平台结构。该框架充分利用包含通用硬核处理器的SoPC软件编程性为大数据处理平台体系结构引入新维度的异构计算能力;同时通过在SoPC上进行软-硬件协同的系统级设计,为FPGA可编程硬件提供灵活、安全、可控的资源管理和配置环境,有效提升云平台加速节点的通用计算及数据管理能力;并结合SoPC和FPGA自身的低功耗特性,提升云平台加速节点的计算能效。通过基于该框架的原型平台上部署深度学习与存储阵列加速实例,验证了该云平台具备快速部署以及加速应用的能力,并具有高部署密度、低成本等特点。     

基于改进动态配置的FPGA卷积神经网络加速器的优化方法

卷积神经网络(CNN)已广泛应用于各种计算机视觉任务,基于GPU的卷积神经网络加速器往往存在功耗较高、体积较大和成本较高的问题。针对上述问题,文中提出一种基于改进动态配置的现场可编程门阵列(FPGA)卷积神经网络加速器的优化方法。使用高层次综合工具,在引入分割参数的基础上,通过在资源约束情况下基于流水线结构的层间模块复用,采用8-16位动态定点设计方案,以有限的硬件资源实现性能优化的卷积神经网络硬件结构,提升计算效率的同时缩短了开发周期。利用该方法在ZCU102平台上构建实现了AlexNet网络和VGG网络。在最大精度损失0.63%的条件下,将加速器性能分别从46.3 fps和37.2 fps提高到290.7 fps和54.4 fps,计算能效分别达到了TITAN-X的1.78倍和3.89倍。实验数据充分说明,采用改进动态配置的优化方法,利用高层次综合工具进行开发的FPGA卷积加速器,既满足了计算实时性的要求,同时也解决了功耗和体积问题,验证了本方法的有效性。     

基于FPGA的软硬件协同的多表哈希连接加速器

多表连接操作难以实现硬件加速。一方面,多表连接请求中表的数目不确定且连接方式多变,这种灵活的计算请求与固定的硬件行为之间存在矛盾;另一方面,多表连接的中间结果随表的增加而扩充,数据结构的管理和维护也要求更高的硬件开销。为支持灵活高效的多表连接计算,本文提出一种软硬件协同的优化方法。软件部分,将多表连接抽象为正向和反向2种计算模式并支持不同方式的多表连接。硬件设计采用访存和计算协同优化的方法:设计一种规则的硬件哈希表结构以提高内存访存带宽;设计支持正反向计算的同构专用计算引擎,配置多数据通道和指令控制系统实现高效的并行运算,提升多表哈希连接的计算效率。实验结果表明,相比中央处理器(CPU)执行表连接操作,单计算引擎能够提升性能9.2～11.0倍。通过多路并行的技术,实现8路并行的多表哈希引擎,能够充分利用板卡片外(DDR)内存带宽,实现相比CPU超过71.1倍的性能提升。     

基于FPGA的汽车电子机械制动系统的研究

科技研究的进步和先进技术的引进,给汽车行业的发展带来繁荣,同时人们对汽车的要求也在日益提高,对其安全性能、舒适程度以及外观方面都在不断的追求完美。目前,汽车的控制系统中加入了大量的电子控制系统,电子机械制动系统的结构没有太高的难度,体积较小,同时功能集成性能可靠性较强,因此受到较为广泛的推广应用[1]。文章就汽车电子机械制动系统进行研究,结合FPGA可编程逻辑门阵列进行编程数据分析。     

基于光照-反射模型的图像增强算法的FPGA设计

针对视频图像增强处理的应用需求及视频图像场景的多样化特点,给出了一种基于光照-反射模型的低照度图像增强算法及其硬件实现。首先,基于光照-反射模型将亮度图像分解为照度分量、反射分量,并对估计的照度分量进行非线性调节,合成新的亮度图像;然后,引入调整系数对光照估计进行场景补偿以适应不同的场景;最后,在现场可编程逻辑门阵列(FPGA)硬件上进行算法实现。在Altera EP4CE40F23C8 FPGA硬件上实现结果表明,图像增强算法的主、客观处理效果得到明显提升,可满足不同场景的低照度视频图像实时增强处理应用。     

基于FPGA的视频实时目标检测方法研究

针对实时目标检测网络在图形处理器(GPU)加速器上实时性低、功耗高和成本高等问题,本文提出了一种结合通道注意力机制与深度可分离卷积的神经网络模型(AtDS-SSD),并将该网络在现场可编程门阵列(FPGA)上进行优化与部署.AtDS-SSD网络在SSD模型基础上,将VGG 16特征提取网络部分替换成以深度可分离卷积为主...     

基于FPGA的暂态信号可定制精细化实时时频关联分析算法

针对电力系统故障信号中暂态分量的精细化实时分析需求,提出一种不同于Mallat算法频域分段方式的时频关联分析算法。这一算法可以实时运行,既对频带进行了精细化的、可灵活设置的、有重点的划分,又实现了全频带的高时域分辨率,同时保持了输出数据的时频关联特性。基于现场可编程门阵列（field-programmable gate array,FPGA）设计了一个实现这一算法的范例模块,基于MATLAB建立了一个简化的分布式参数电网模型。在这一模型上以生成500 kHz的故障信号采样值序列作为输入范例模块的数据流,对范例模块进行仿真,初步验证了该算法的性能、实用性。就该算法在继电保护算法设计中的应用策略提出了建议,对该算法涉及的其他后续工作进行了展望。     

基于现场可编程逻辑门阵列的车牌识别系统设计

车牌识别技术在交通管理与执法中发挥了重要作用,但是车牌识别率的提高一直成为难题。本文尝试基于Cyclone集成板运用现场可编程逻辑门阵列技术(FPGA)建立FPGA的硬件开发平台,使用Verilog语言研制一个车牌快速识别系统,设计了其中图像二值化、图像定位、图像分割、字符识别等算法并实现,经测试动态识别率达到95%以上。     

基于CORDIC的成像声呐加权系数实时生成方法研究

针对线列阵成像声呐加权系数的预存储式生成方法,需要在现场可编程门阵列(Field Programmable Gate Array,FPGA)中调用Block Memory IP核预存所有加权系数进行波束形成,造成随机存储器(Random Access Memory,RAM)资源占用过多的问题,提出了一种基于CORDIC实时生成加权系数的改进方法。通过预存少量的波束角度值并利用乘法器和CORDIC IP核实时生成加权系数,该方法可降低77%的RAM资源;此外,通过上位机下发声速,可以实现动态加载不同声速下的加权系数进行波束形成,并且能够保持较高的运算效率。经过ISE布局布线,该方法有效地均衡了RAM资源与逻辑资源的占用率,节省FPGA成本,具有很好的工程应用价值。     

基于CORDIC算法的PLL在FPGA中的实现

根据硅微陀螺仪驱动模态的特点,利用数字锁相环基本原理,对数字锁相环的压控振荡器和环路滤波器进行了研究与设计。针对环路滤波参数对数字环路锁相速度和稳频精度的影响存在矛盾的特点,提出了一种改变参数的解决方法,并在Simulink和DSPbuilder中对基于CORDIC算法的环路及改变参数的方法进行了详细的仿真验证。最后完成了以EP3C16型号FPGA为核心器件的数字信号处理电路设计与调试,并对设计的环路进行了性能测试,结果表明设计的数字环路可以满足硅微陀螺仪驱动模态的稳频需求。     

一种改进的CORDIC实时生成加权系数方法

基于现场可编程门阵列实现多波束声呐频域波束形成算法时,通常需要使用坐标旋转数字计算(CoordinateRotation Digital Computer,CORDIC)方法实时生成加权系数,但波束数较多且为宽带信号时会消耗大量硬件资源。文章提出一种改进的基于CORDIC方法实时生成加权系数的方法。通过频点复用处理,多个波束组可共用同一个CORDIC IP核依次实时生成加权系数,降低了87.5%的CORDIC IP核资源消耗;通过引入二维乒乓、用后即抛思想,对存储加权系数的随机存取存储器(Random Access Memory,RAM)基于波束和频点复用进行乒乓处理,可降低97.9%的RAM系数存储空间占用。该改进方法通过多维度复用处理,占用少量RAM存储空间来节省大量CORDICIP核资源,均衡了RAM和CORDIC IP核资源的消耗,具有很好的工程应用价值。     

自主移动机器人视觉信息处理技术研究发展现状

视觉系统是自主移动机器人感知外界环境的主要手段之一.本文介绍了自主移动机器人视觉系统的基本组成以及不同类型的机器人视觉系统的主要特点,并结合自主移动机器人视觉系统的发展趋势,比较详细地介绍了基于 ASIC、DSP、FPGA、视觉芯片等技术的嵌入式视觉信息处理单元的主要特点及研究发展现状.本文最后提出了实现具有较强实用性的自主移动机器人视觉系统所需要解决的高实时性、通用性和适应性等若干关键问题.     

基于FPGA+ARM+WIFI的炸药冲击波超压采集系统设计

针对冲击波超压测试中的通用测试系统布设繁杂、存储测试系统状态无法监测和难以远程控制等问题,设计了基于FPGA、ARM和WIFI的冲击波超压采集系统,实现了对测试装置远程控制和系统工作状态的监测,省去了繁琐的布线。测试数据通过无线WIFI传送到上位机进行处理、显示。为了防止数据丢失,设计了USB接口用于数据的有线读取。多次靶场实爆试验表明:系统稳定、无线通信可靠;给出了某当量炸药的冲击波超压曲线。     

基于FPGA+DSP的USB高速数据采集系统设计与实现

为了满足高速数据采集系统的实时性、高速性和结构小型化要求,设计完成了基于FPGA+DSP+USB控制器架构的嵌入式数据采集与处理系统.利用FPGA实现多通道高速数据采集,利用DSP完成对已采集数据的处理.系统采用高速USB2.0控制器完成对数据的高速传输.实验表明,该系统采样速率最高可达10 MSPS,并具有较高的实时性与稳定性.     

基于石英音叉的扫描探针显微镜的设计与实现

介绍了基于石英音叉剪切力模式的扫描探针显微镜系统(Scanning Probe Microscope, SPM)的设计和实现.系统由基于PC104总线的工业主板、ATmega16电机控制模块、高压驱动模块、数据采集和前置信号处理模块组成,在TCP/IP和RS232通信协议的基础上通过自定义上层通信协议完成各模块之间的连接.由于采用了模块化设计和工业化标准,该系统可稳定工作于工业现场,用于加工件表面质量的测量、集成电路缺陷检测、材料瑕疵分析等.     

基于线阵CCD钢板表面缺陷在线检测系统的研究

为了全面科学地评估钢板表面质量,有效地控制生产流程,设计了一套智能无损检测系统来实现对钢板表面缺陷的在线检测。基于模块化设计思想,检测系统由新型LED光源、明暗域结合成像光学系统、高速高分辨率线阵CCD传感器件、FPGA嵌入式处理系统和友好的人机接口组成。检测钢板宽度最大为1800mm,运行速度不大于1.5ms,振动幅度小于1mm,要求所达到的横纵向检测分辨率为0.8mm×0.8mm,缺陷尺寸检测误差不大于1mm。系统对钢板表面的气泡、夹杂、结疤、划伤和压痕等主要缺陷进行无损检测,能够实现缺陷自动分类,对缺陷数据自动存档、屏幕显示、打印、存储和报警功能。样机系统在硬件和软件上易于升级,并可扩展到其他相关领域。