一种新型900 MHz下混频器的设计

设计了一种用于超高频射频识别(UHF RFID)读写器的新型低功耗、低噪声、高线性度900 MHz下混频器.在输入端采用2阶交调注入结构,以提高线性度;在输出端采用动态电流注入结构,获得了很好的噪声特性,且具有很高的增益.采用Chartered 0.18 μm标准CMOS模型对电路进行仿真,电路的供电电压为1.2 V.仿真结果表明,设计的900 MHz下混频器增益为11 dB,IIP3为-3.5 dBm,噪声为11 dB.     

一种2.4GHz多模块集成CMOS射频前端芯片

为提升无线通信终端中射频模组的集成度、降低终端的实现成本,基于0.18μm CMOS工艺设计了一款2.4 GHz射频前端芯片,片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路,PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示,接收模式下,芯片的增益为11.2 dB,输入\\输出回波损耗分别为-5.8 dB及-21.1 dB,IIP3为3.9 dBm;发射模式下,芯片增益达26.8 dB,输入\\输出回波损耗分别为-21 dB及-14.2 dB,输出1 dB压缩点为23.5 dBm,峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.     

4·2GHz CMOS射频前端电路设计

设计并实现了一个工作在4.2 GHz的全集成CMOS射频前端电路,包括可实现单端输入到差分输出变换的低噪声放大器和电流注入型Gilbert有源双平衡混频器.电路采用SMIC 0.18 μm RF工艺.测试结果表明,在1.8 V电源电压下,电路的功率增益可达到26 dB,1 dB压缩点为-27 dBm,电路总功耗 (含Buffer) 为21 mA.     

基于90nm CMOS工艺的60GHz射频接收前端电路设计

设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59～64 GHz的微波信号下变频至5～10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5～17.5 dB,双边带噪声因子为6.4～7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。     

2.4GHz带片上非平衡变压器射频前端的设计与优化

本文介绍了一种工作在2.4GHz频段的低功耗、低噪声、高线性射频接收机前端电路,该接收前端电路使用新型的带三种增益模式的LNA,并提出一种新的片上非平衡变压器优化技术。前端电路采用了直接变频结构,使用片上非平衡变压器实现低噪声放大器与下变频混频器之间的单端-差分转换,优化设计以提高前端电路的噪声性能。本文使用锗硅0.35um BiCMOS工艺,所采用的技术同样适用于CMOS工艺。前端电路总的最大转换增益为36dB;在高增益模式下的双边带噪声系数为3.8dB;低增益模式下,输入三阶交调点位12.5dBm。为了获得最大的输入动态范围,低噪声放大器采用三种可调增益模式,低增益模式使用by-pass结构,大大提高了大信号输入下接收前端的线性度。下变频混频器在输出端使用可调R-C tank,滤除带外高频杂波。混频器输出使用射极跟随器作为输出极驱动片外50ohm负载。该接收前端在2.85-V电源供电下,功耗为33mW,芯片面积为0.66mm2。     

一种2.4GHz SiGe全集成射频前端电路

基于0.18μm SiGe工艺设计了一款2.4 GHz全集成射频前端电路.该射频前端包含了四个单刀开关、一个功率放大器(PA)和一个低噪声放大器(LNA).基于联合设计的思路,该电路只有一个输入管脚和一个输出管脚,低噪声放大器的阻抗匹配网络与功率放大器阻抗匹配网络一同在片上完成.该芯片工作电压为3.3 V,在接收模式时,该射频前端的增益为13.5 dB,噪声系数为2.8 dB,静态工作电流为5.1 mA;在发射模式时,该射频前端的功率增益为25.4 dB,饱和功率为24.3 dBm,最大PAE为30.8%,输出20 dBm功率时频谱满足802.15.4协议要求.该射频前端无需片外元器件即可实现50Ω的输入输出匹配.     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

一款应用于GPS的CMOS低功耗高增益LNA

针对当前应用于GPS射频前端的LNA存在的不足,设计了一种新型的LNA.从电路结构、噪声匹配、线性度、阻抗匹配、电压增益以及功耗等方面详细讨论了该低噪声放大器的设计.电路采用CMOS 0.18μm工艺实现,经过测试,低噪声放大器的增益为40.8dB,噪声系数为0.525dB,PldB为-29.5dBm,1.8V电压下的消耗电流仅为1.4mA.电路性能充分满足应用要求.     

一种高线性度CMOS有源混频器的设计

设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm（5dB增益）,7dBm（8dB增益）。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。     

一种用于UHF RFID阅读器的无电感巴伦LNA设计

设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术,具有单端输入差分输出的功能,能够同时实现输出平衡,噪声消除和非线性失真抵消,具有高的线性度。该电路采用TSMC0.18μm工艺设计,芯片面积只有0.02 mm2。电源电压为1.8 V,总电流为8 mA,后仿真结果增益为19.2 dB,噪声因子为2.5 dB,输入1 dB压缩点为-5.2 dBm。     

Design of a capacitor cross-coupled dual-band LNA with switched current-reuse technique

This paper presents the design of a 2.5/3.5-GHz dual-band low-power and low-noise CMOS amplifier (LNA), which uses the capacitor cross-coupling technique and current-reuse method with four switches. The proposed LNA uses a single RF block and a broadband input stage, which is a key aspect for the easy reconfiguration of a dual-band LNA. Switching at the inter-stage and output allows for the selection of a different standard. The dual-band LNA attenuates the undesired interference of a broadband gain response circuit, which allows the linearity of the amplifier to be improved. The capacitor cross-coupled gm-boosting method improves the NF and reduces the current consumption. The proposed LNA employs a current-reused structure to decrease the total power consumption. The inter-stage and output switched resonators switch the LNA between the 2.5-GHz and 3.5-GHz bands. The proposed dual-band LNA optimises power consumption by the securing gain, noise figure and linearity. The simulated performance reveals gains of 16.7 dB and 19.6 dB, and noise figures of 3.04 dB and 2.63 dB at the two frequency bands, respectively. The linearity parameters of IIP3 are ?5.7 dBm at 2.5 GHz and ?9.7 dBm at 3.5 GHz. The proposed dual-band LNA consumes 5.6 mW from a 1.8 V power supply.     

增益可调宽带CMOS低噪声放大器设计

设计了一种应用于超宽带系统中的可变增益宽带低噪声放大器。电路中采用了二阶巴特沃斯滤波器作为输入和输出匹配电路;采用了两级共源共栅结构实现电路的放大,并通过控制第二级的电流,实现了在宽频带范围内增益连续可调;采用了多栅管(MGTR),提高了电路的线性度;设计基于SMIC 0.18μm CMOS工艺。仿真结果显示,在频带3~5 GHz的范围内最高增益17 dB,增益波动小于1.8 dB,输入和输出端口反射系数分别小于-10 dB和-14 dB,噪声系数nf小于3.5 dB,当控制电压Vctrl=1.4 V时,IIP3约为2 dBm,电路功耗为16 mW。     

A switch‐controlled multimode narrowband receiver RF front‐end

This work illustrates a flexible and convenient method to build a multimode narrowband receiver RF front‐end by means of controlled switches, switched capacitors, and switched inductors. The front‐end comprises a dual‐gain‐mode narrowband low‐noise amplifier (LNA) and a dual‐linearity‐mode mixer. A four‐mode receiver RF front‐end constructed with the dual‐gain‐mode LNA and the dual‐linearity‐mode mixer operating in frequency band range from 1800 to 2050 MHz was demonstrated with an IBM 90‐nm CMOS process. The front‐end achieves a 1/1.6 dB noise figure, 30/20 dB power gain, and 16/?10 dBm third‐order input intercept point while draws a 5.9/3.6 mA current from a 1.8‐V supply voltage at the low noise mode and high linearity mode, respectively. The proposed technique can be employed to build an intelligent mobile system.     

用于SiGe HBT LNA的新型双有源偏置电路的设计

偏置工作点是影响低噪声放大器(LNA)线性度的因素之一.为了保证LNA能够更好地对信号进行线性放大,稳定的偏置工作点对于放大器来说显得尤为重要.提出了一种新型有源偏置技术,通过同时采用两个电流源为LNA提供直流偏置,以达到稳定放大器偏置工作点的目的.基于JAZZ 0.35 μm SiGe工艺,采用该新型双有源偏置技术,设计了一款LNA.在1.8～2.2 GHz频带时,放大器的增益为22.03±0.46 dB,噪声系数小于3.7dB,2.0 GHz时的输入3阶交调点(IIP3)为5 dBm,相对于传统无源偏置的LNA提高了10 dBm.仿真验证了该新型有源偏置技术对提高LNA线性度的有效性.     

一种接收前端三级低噪声放大器的设计

针对单片雷达接收机中对低噪声放大器（LNA）的要求,采用CMOS0．18,um工艺设计了一个三级级联的镜像抑制低噪声放大器。通过在低噪声放大器中接入限波滤波器,实现对镜像信号的衰减,从而减小了后端混频器电路的设计难度。在ADS中对设计的放大器仿真,其结果为：最大供电电压为5V情况下,信号频段为3．0～3．2GHz,中频输出为225MHz,功率增益≥31dB,噪声系数（FN）≤O．5dB,1dB点的输入／输出功率分别为-19．5dBm和11．5dBm,对镜像信号的抑制度达22dB。     

应用于S波段的高线性低噪声放大器

采用E-mode 0.25um GaAs pHEMT工艺,2.0mm × 2.0mm 8-pin双侧引脚扁平封装,设计了一款应用于S波段的噪声系数低于0.5dB的低噪声放大器。通过采用共源共栅结构、有源偏置网络和多重反馈网络等技术改进了电路结构,该放大器具有低噪声,高增益,高线性等特点,是手持终端应用上理想的一款低噪声放大器。测试结果表明在2.3-2.7GHz内,增益大于18dB,输入回波损耗小于-10dB,输出回波损耗小于-16dB,输出三阶交调点大于36dB。     

A low power dual-band multi-mode RF front-end for GNSS applications

A CMOS dual-band multi-mode RF front-end for the global navigation satellite system receivers of all GPS,Bei-Dou,Galileo and Glonass systems is presented.It consists of a reconfigurable low noise amplifier(LNA),a broadband active balun,a high linearity mixer and a bandgap reference(BGR) circuit.The effect of the input parasitic capacitance on the input impedance of the inductively degenerated common source LNA is analyzed in detail.By using two different LC networks at the input port and the switched cap...     

一种用于地面和有线接收机的宽带低噪声放大器

提出并设计了一种用于数字电视接收调谐芯片的宽带低噪声放大器.该设计采用0.35μm SiGe BiCMOS工艺,器件的主要性能为:增益等于18.8dB,增益平坦度小于1.4dB,噪声系数小于5dB,1dB压缩点为-2dBm,输入三阶交调为8dBm.在5V供电的情况下,直流功耗为120mW.     

一个应用于卫星导航接收机的低功耗可配置双频多模射频前端

本文给出了一个应用于GPS、北斗、伽利略和Glonass四种卫星导航接收机的高性能双频多模射频前端。该射频前端主要包括有可配置的低噪声放大器、宽带有源单转双电路、高线性度的混频器和带隙基准电路。详细分析了寄生电容对源极电感负反馈低噪声放大器输入匹配的影响,通过在输入端使用两个不同的LC匹配网络和输出端使用开关电容的方法使低噪声放大器可以工作在1.2GHz和1.5GHz频带。同时使用混联的有源单转双电路在较大的带宽下仍能获得较好的平衡度。另外,混频器采用MGTR技术在低功耗的条件下来获得较高的线性度,并不恶化电路的其他性能。测试结果表明：在1227.6MHz和1557.42MHz频率下,噪声系数分别为2.1dB和2.0dB,增益分别为33.9dB和33.8dB,输入1dB压缩点分别0dBm和1dBm,在1.8V电源电压下功耗为16mW。     

C波段低噪声放大器的仿真设计

基于使LNA在5.5G~6.5G Hz频段内具有优良性能的目的,本设计中采用了具有低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管,电路采用二级级联放大的结构形式,利用微带电路实现输入输出和级间匹配,通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计,最终...