基于去抖动的JK触发器实验设计

JK触发器是一种功能完善且应用很广泛的触发器。在实验中,JK触发器实验虽然用Protues软件仿真能顺利完成,但是在实验箱上连接电路却不能得到预期的正确结果,这是开关抖动造成的。在此引入一种改进的电路:在时钟信号产生电路中引入由基本RS锁存器构成的去抖动电路,其可以有效地消除触点抖动造成的实验结果错误和误触发,得到与理论完全一致的结果。     

无抖动开关的研究与设计

文章对四种防抖动的开关电路进行了分析和仿真。第一种电路结构简单,但存在缺陷,在某些情况下不能消除抖动;第二种电路能消除抖动,但要用到电阻、电容,不容易与数字CMOS工艺兼容,比较适合于数模混合和模拟集成电路;第三种也能消抖,但电路所用元件较多,要用到四个D型触发器和一个RS触发器,适合于富含触发器的FPGA和CPLD实现的集成电路;第四种电路结构简单,消抖效果好,但对抖动信号脉宽有限制,适合于ASIC。这四种电路各有其优缺点及适用范围。     

八选一视音频切换电路

八选一视音频切换电路衡阳师专陈列尊本文介绍一种线路简单、成本低廉的八选一视、音频切换电路（电原理图１）。该电路虽然仅用５片７４ＬＳ７４双Ｄ正沿触发器和４片ＣＣ４０６６四双向开关和其它为数不多的元件，由于充分运用了Ｄ正沿触发器的各个功能，使电路能自动完...     

一种新型准静态D─触发器设计

本文将介绍一种新型的ＣＭＯＳ准静态Ｄ─触发器的结构，这种新结构结合了ＮＭＯＳ结构和ＣＭＯＳ结构的优点。在这篇论文中将这种新型结构与ＮＭＯＳ传输门Ｄ─触发器、普通ＣＭＯＳ传输门Ｄ─触发器在结构、功能、集成度和特性等方面进行了比较，讨论这种新结构中ＭＯＳ管尺寸的设计，并且通过电路模拟软件ＳＰＩＣＥ对电路进行特性分析和比较。     

HCMOS触发器的应用

ＨＣＭＯＳ触发器的应用曾庆贵触发器是ＨＣＭＯＳ７４系列中很重要的一类，具有较多的品种．ＨＣＭＯＳ触发器包括Ｄ触发器和ＪＫ触发器，如表１和表２所示．亦Ｉｎ凶会回ＨＣＭＯＳ７４系列的触发器电路也是主、从触发器结构，其电路图和工作原理与ＣＭＯＳ４０００系列...     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

I^2L和TTL型双边沿D触发器

本文首先提出了双边沿Ｄ触发器的系统设计方法，代替直观设计，接着用此法设计出Ｉ＾２Ｌ型和ＴＴＬ型双连沿Ｄ触发哭喊 。     

带音频稳放的视音频切换开关

此装置主要用于小型电视（转播）台,它包括简易视音频切换开关和音频稳放两部分,原理见图1。１简易视音频切换开关这是一个四选一切换开关,供选择信号用,其主要电路包括以ＣＤ40174为主的切换与指示电路和以ＣＤ４０５２为主的四选一模拟开关。ＣＤ４０１７４是一片６Ｄ触发器,其中四个触发器用来接收由微动开关Ｋ;－Ｋ。送来的控制信号并给出相应的指示,另二个触发器和Ｄ－Ｄ及有关电路构成地址编码,其输出送ＣＤ４０５２之９脚和１０脚,以实现通道切换,图中Ｒ和Ｃ。构成清零电路Ｄ;－Ｄ。和Ｒ,Ｒ。,Ｃ组成时钟电路。切换过程…     

低功耗四边沿触发器设计

根据在保持电路原有性能的前提下可通过降低时钟频率来降低系统功耗的原理和双边沿触发器的设计思想,本文将多值信号信息量大的优点应用于时钟网络上设计了基于三值时钟的四边沿触发器,消除了三值时钟的冗余跳变,从而通过降低时钟频率的方式达到降低功耗的目的。本文设计的四边沿触发器电路结构简单,既可以用于二值时序电路中也可以用于多值时序电路中。模拟结果表明,本文设计的四边沿触发器具有正确的逻辑功能且能有效地降低系统功耗。     

串行通信中使用CD4046实现数据的频率调制和解调

介绍用ＣＤ４０４６锁相环实现串行数据通信中信号频率调制和调解的电路原理，以及使用施密特触发器对解调波形进行整形、复原数字信号的电路和原理。该电路可用于不同计算机间的通信或对信号进行检测。     

CMOS集成电路应用讲座 第四讲 触发器及应用

触发器是最基本的逻辑单元之一,是一种双稳态电路,与其他逻辑电路配合可广泛应用于计算机、数字仪表、数控群控、通信设备和工业自动化线路中.下面就以各种应用为例作一些介绍.一、B-S触发器R-S触发器是最简单的一种触发器,它可由双两输入端的与非门或双两输入端的或非门将输入输出交叉耦合组成.采用与非门组成的R-S触发器由下降沿(后沿)触发,以使触发器置1或置0.采用或非门组成的R-S触发器由上升沿(前沿)触发,可以使触发器置1或置0.根据输入脉冲的极性,合理采用不同类型的R-S触发器,可以满足逻辑设计的要求.     

介绍一种抖动抑制电路

本文介绍了一种抖动抑制电路，可以对１￣３次群ＨＤＢ３／ＡＭＩ码进行抖动抑制，并给出了实验结果。     

D触发器组成的（2N＋1）／2分频电路

文章介绍了用ＣＭＯＳ双Ｄ触发器ＣＣ４０１３和反馈控制构成（２Ｎ＋１）／２分频电路的新方法，并详细介绍了３／２、５／２、７／２和９／２分频电路。     

基于简化测量的随机数据抖动分离研究

针对通信系统中随机数据的抖动测量,一般都使用数字示波器的眼图功能,对于测量的硬件电路要求较高,要能够对波形进行实时测量.文中基于对抖动类型及其产生因为的分析,提出了一种基于简化测量的抖动分离方案,即只需随机测量波形中某个上升沿-下降沿-上升沿之间的时间间隔,即可获得大部分抖动分量,降低了对硬件电路的要求.     

SDH通用定时再生电路研究（上）

本文提出了一种用ＰＬＬ－ＶＣＰＳ作定时再生电路的新方法，即在传统锁相五耻引入一条压控移相器反馈控制支路对输入数据流先进行相位调整，再送入鉴相器进行相位比较，从而改善了普通上环定时再生电路的输入抖动容限，使该电路既有很高的等效Ｑ值，又有较大的输入抖动容限，因此能同时兼容ＩＴＵ－Ｔ建议Ｇ．９５８规范的两种ＳＤＨ再生中继器，文中从理论上分析了ＶＣＰＳ支路对整个定时再生电路输入抖动容限和抖动传递函数的影响     

一种相位测量计算机接口的电路设计

在讨论由Ｄ触发器组成的相位差测量电路原理的基础上，介绍了一种以计数／定时器计算机接口的相位差自动测量系统及共软，硬件组成和工作原理。     

用白噪声源实现高速真随机码

本文分析了用白噪声产生高速真随机码的基本原理.用HP346C宽带白噪声源和二级带有判决电路的D触发器,产生了高速非归零真随机码,避免了由亚稳态造成的延时抖动.     

PSM机的杂音抖动问题及其解决办法

１导致杂音抖动的原因及后果在脉阶调制（ＰＳＭ）发射机没有寄生振荡，而且ＰＤＭ（脉宽调制）补偿脉冲开关频率已与快速变换器Ｄ触发器时钟频率锁相的情况下，它出现杂音抖动的主要原因是：快速变换器的４８个比较器的渡越电压（即促使输出状态翻转的最小输入电压）不是趋近于零，而是一个确定的临界值。在载波情况下，假如为射频被调级提供直流屏压的ＰＳＭ开关有一级控制电压恰好处于临界值，则该级ＰＳＭ开关的输出电压时隐时现，从而使整机杂音发生抖动。其抖动幅度一般为３～４ｄＢ，这大约等效于杂音电平下降一个等级。实际上播音中…     

新型低噪声电流型CMOS边沿触发器设计

提出以电流信号表示逻辑值的新型低噪声触发器设计,用于高性能混合集成电路的设计中以减少存贮单元开关噪声对模拟电路性能的影响。所提出的设计包括主从型边沿触发器和单闩锁单边沿触发器。单个锁存器的电流型边沿触发器设计是通过在有效时钟沿后产生的窄脉冲使锁存器瞬时导通完成一次取样求值。与主从型触发器相比,单闩锁结构的触发器具有结构简单、直流功耗低的特点。采用0.25μm CM O S工艺参数的HSP ICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CM O S电路。     

关于三值维持阻塞JK触发器的研究

提出了一种具有在输出的三值维持阻塞ＪＫ触发器电路，描述了该触发器电路的设计，对由ＴＴＬ门电路组成的试验电路进行了计算机模拟和测试，结果表明，该触发器能实现预定的功能。