首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 109 毫秒
1.
刘炫  陆体军  贾惠波 《计算机工程》2007,33(11):224-226
Cache作为提高访问效率、改善系统性能的重要环节和技术,广泛地应用于各种计算、匹配场合中。除了在处理器上使用之外,在Web访问及存储系统中,为了提高访问速度,Cache也扮演了重要的角色。该文分析了当前应用于处理器、Web Cache等方面的替换算法,针对网络光盘库这个存储系统的自身特点,提出了一种新的替换算法。该算法结合了LFU和MQ这两种算法的特点,提高了数据在Cache中的命中率。实验表明替换算法与访问模型密切相关。  相似文献   

2.
IP碎片攻击是网络攻击的主要方式之一,攻击者利用系统对IP数据包分片重组实现上的漏洞,构造大量特殊的分片发送给目的主机,导致目的主机由于重组错误而造成拒绝服务、系统崩溃等。IP分片重组Cache的实现包括IP分片的重组算法、超时处理、替换策略等。文章从分析Linux操作系统IP分片重组Cache实现的策略入手,提出了一种测试IP分片重组Cache实现的方法,并在此基础上推测出Windows系统实现IP分片重组Cache的方法。  相似文献   

3.
张静 《福建电脑》2010,26(7):160-160,173
通过高速缓冲存储器技术是现代处理器设计中的核心技术之一。本文详细讨论了Cache设计中的重要内容,包括Cache设计的基本问题,Cache性能分析,Cache失效原因的分析以及Cache设计中一些改进方法  相似文献   

4.
光盘镜像服务器的Cache技术研究与实现   总被引:2,自引:0,他引:2       下载免费PDF全文
本文提出了一种基于光盘镜像服务器系统的两级Cache结构,即在客户端建立一个小的Cache,通过预取机制增大一次请求的规模;同时,在服务器端设计一个大的Cache,加快数据请求的响应速度。实验证明,两级Cache结构大大提高了光盘镜像服务器系统的数据传输率。  相似文献   

5.
基于RAID5的磁盘阵列Cache的研究与实现   总被引:2,自引:1,他引:2  
通过对RAID5结构的研究,发现磁盘阵列Cache能减少I/O子系统的写响应时间, 可将多个小的写转换为大的写,从而减少冗余写的次数。最后给出作者在参与RAID5控制器 的研制工作中对磁盘阵列Cache的实现方法。  相似文献   

6.
针对Cache计时模板攻击所采集数据噪声较多的问题,提出一种利用访问地址Cache命中率建立计时模板的方法,并根据Pearson相关系数对输入值进行判断。通过Flush+Reload攻击方法对计算机的键盘输入进行攻击,获取每个地址的Cache命中率,将Cache命中率高的地址转换为模板矩阵,利用该模板矩阵计算Pearson相关系数并根据系数大小判断输入值。实验结果表明,与均方误差法相比,该方法能够提高对输入值的判断准确率。  相似文献   

7.
本文主要研究了多处理机系统中访问cache不命中的平均情况。从多机间相互干扰的角度,分析了访问cache的平均不命中次数,本文还从算法设计出发,提出了分析cache伪共享的直观方法——访问模式图  相似文献   

8.
一个基于数据库的Web Cache的设计与实现   总被引:2,自引:2,他引:2  
介绍了一个基于数据库的Web Cache的设计与实现,构架于Jigsaw Web服务器运行环境,缓存的数据用数据库系统管理,使用UML描述了分析和设计过程。对方案的性能进行了分析,并与文件系统管理缓存数据的实现方案进行了比较,最后介绍了该方案的一个扩展应用。  相似文献   

9.
Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下,共享数据在多个处理器的片上Cache中分布,Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器“龙腾R2”的Cache的设计和实现和支持多机环境的Cache一致性实现方法,并给出了实现的结果。  相似文献   

10.
合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。  相似文献   

11.
基于AES算法的Cache Hit旁路攻击   总被引:3,自引:0,他引:3       下载免费PDF全文
邓高明  赵强  张鹏  陈开颜 《计算机工程》2008,34(13):113-114
AES加密快速实现中利用了查表操作,查表的索引值会影响Cache命中率和加密时间,而查表的索引值和密钥存在密切关系。通过分析AES最后一轮加密过程中查表索引值与密文和最后一轮子密钥的关系,以及它们对Cache命中与否和加密时间长短的影响,提出一种利用Cache hit信息作为旁路信息对AES进行旁路攻击的技术,在Intel Celeron 1.99 GHz和Pentium4 3.6 GHz CPU的环境中,分别在221和225个随机明文样本的条件下,在5 min内恢复了OpenSSL v.0.9.8(a)库中AES的128 bit密钥,并介绍防御这种攻击途径的手段。  相似文献   

12.
本文详细论述了TigerSHARC Ts201中cache的结构和运行原理,并给出了在DSP复位后对cache进行初始化和打开cache使其处于工作状态的汇编程序,最后通过常用的FFT程序使用cache前后DSP所消耗的时间显示了cache在提高DSP性能方面起到的重要作用。  相似文献   

13.
程序的cache使用效率分析   总被引:1,自引:0,他引:1  
评价程序的存储效率是提高用户程序性能的重要手段。该文首先提出了程序的装入因子的概念,并据此分析了矩阵乘法;其次,根据时间局部化原则,提出了一种“最小时间差方法”,该方法可以有效地减少cacheline的装入数目;最后,为了评价程序的存储延迟,提出了程序数据相关性的概念,据此给出了计算装入因子的公式,用于分析程序的存储效率。这样就可以用big-O模型来表达程序的时间复杂性,并用装入因子来表达程序的存储访问复杂性。  相似文献   

14.
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。  相似文献   

15.
机械手存储库缓存替换算法研究及应用   总被引:1,自引:1,他引:1  
文章首先给出了机械手存储库的缓存模型,针对缓存模型和多媒体应用的特点,提出了两种基于热点能量的新缓存替换算法———近期热点能量缓存算法(RPE)和双缓冲区缓存算法(TSC),通过仿真实验,讨论了几种算法参数的最优取值范围,并且利用对比实验,验证了两种算法的缓存性能在重负载、小缓存条件下要优于传统LRU算法。该文内容为设计和实现大规模数字媒体管理系统提供了重要的依据。  相似文献   

16.
李智  李怡  龚令侃  章建雄 《计算机工程》2010,36(16):273-275
在微处理器功能验证中,由于高速缓存(Cache)是软件(即测试程序)不可见的,对其进行芯片级验证难以获得高的可控制性(测试场景构造)和可观测性(验证结果检测)。基于此,提出通过验证平台调用的方法,为软件提供服务和管理Cache,构造测试场景。采样由Cache引起的微处理器系统总线行为检测验证结果。实验结果表明,该方法方便测试程序开发,减少验证时间。  相似文献   

17.
E. Torng 《Algorithmica》1998,20(2):175-200
Paging (caching) is the problem of managing a two-level memory hierarchy in order to minimize the time required to process a sequence of memory accesses. In order to measure this quantity, which we refer to as the total memory access time, we define the system parameter miss penalty to represent the extra time required to access slow memory. We also introduce the system parameter page size. In the context of paging, miss penalty is quite large, so most previous studies of on-line paging have implicitly set miss penalty =∞ in order to simplify the model. We show that this seemingly insignificant simplification substantially alters the precision of derived results. For example, previous studies have essentially ignored page size. Consequently, we reintroduce the miss penalty and page size parameters to the paging problem and present a more accurate analysis of on-line paging (and caching). We validate using this more accurate model by deriving intuitively appealing results for the paging problem which cannot be derived using the simplified model. First, we present a natural, quantifiable definition of the amount of locality of reference in any access sequence. We also point out that the amount of locality of reference in an access sequence should depend on page size among other factors. We then show that deterministic and randomized marking algorithms such as the popular least recently used (LRU) algorithm achieve constant competitive ratios when processing typical access sequences which exhibit significant locality of reference; this represents the first competitive analysis result which (partially) explains why LRU performs as well as it is observed to in practice. Next, we show that finite lookahead can be used to obtain algorithms with improved competitive ratios. In particular, we prove that modified marking algorithms with sufficient lookahead achieve competitive ratios of 2. This is in stark contrast to the simplified model where lookahead cannot be used to obtain algorithms with improved competitive ratios. We conclude by using competitive analysis to evaluate the benefits of increasing associativity in caches. We accomplish this by specifying an algorithm and varying the system configuration rather than the usual process of specifying the system configuration and varying the algorithm. Received August 7, 1995; revised May 7, 1996, and August 6, 1996.  相似文献   

18.
赵永进  王世卿 《微机发展》2005,15(9):152-153,157
股票交易各业务系统积累了大量数据。对这些数据进行有效的分析处理,以发现在股票交易数据间的内在相互联系,对指导投资决策具有重要的意义。文中针对股票交易建立了一种分析模型,并给出该模型的数据预处理算法。在此基础上,通过采用关联规则挖掘的思想实现该类规则的挖掘算法,实验证明该模型和算法是有效的。  相似文献   

19.
吕太之 《计算机科学》2016,43(2):259-262
心率变异性(Heart Rate Variability,HRV)指心率节奏快慢随时间所发生的变化,可以作为一种无创的方式来诊断人们的生理和心理状态。目前的心率变异性分析主要集中在临床应用或者科学研究中,且往往采用的是离线分析的方式。基于Android平台提出了基于滑动窗口Hurst指数的心电分析方法。Android设备通过无线、蓝牙、IOIO板等多种方式连接到移动或可穿戴的医疗传感器。对于采集的心电信号数据,使用了基于滑动窗口的Hurst指数序列来进行分析。在Hurst指数序列的基础上,提出了CMHurst和CStdHurst指标来识别心脏的生理状态。为了验证方法的可行性,将PhysioBank心电数据库的数据文件仿真为一个模拟传感器设备,由Android客户端实时读取数据并对其加以分析。实验结果显示,基于滑动窗口的Hurst心电分析方法可以识别出健康和不健康的心脏生理状态。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号