基于可重构处理器的 AVS 高清解码的探究

面向新型可重构处理器架构、动态配置、多任务调度和运行管理嵌入式高性能并行计算关键技术,提出了一种新的针对 AVS(audio video coding standard)高清视频解码的实现方案,该方案是将 AVS 解码过程中的各种算法,映射到一个可重构处理器 Remus(Reconfigurable Multimedia System)上,并通过仿真验证,在 200M的工作频率下,实现了 1080p 的 AVS 高清码流实时解码(30f/s)。基于可重构处理器的 AVS 解码实现方案,比目前市场上已存在的基于 ASIC 的多种高清解码方案具有更好的灵活性,而具体到解码过程中的典型算法,特别是循环计算,比现有的已提出的硬件加速器具有更好的加速性能。     

基于阵列处理器的去块滤波算法并行化设计

针对多视点视频编码中去块滤波算法处理复杂、计算耗时等问题,通过分析去块滤波算法的可并行性和数据相关性,提出了一种并行化映射方案。利用面向视频编解码的动态可编程可重构阵列处理器DPR-CODEC(Dynamic Programmable Reconfigurable array processor)平台,设计并实现了基于阵列处理器的去块滤波并行算法。实验结果表明,该方法与单核处理器的串行实现方案相比数据加载时间降低了30.9倍、算法执行和总处理时间加速比分别达到12.3和28.0,有效减少了视频编解码时间,提高了去块滤波算法的运算效率。     

基于SOPC的可重构运动控制平台

用于现代运动控制领域的控制器,既需具备强大的计算能力来满足速度和精度的要求,还需具备可重构性能,以便更改或添加新功能.本文提出一种可重构运动控制平台的设计方法,本设计利用可编程片上系统(SOPC)技术,为提高计算能力,用浮点数字信号处理器(DSP)代替片上定点处理器.软件采用基于多线程的框架,比单线程的架构更具柔性.在SOPC Builder工具下对功能模块进行重新组合,可对现场可编程门阵列(FRGA)系统进行快速配置以适应新的功能需求.从算法和功能上来说,该平台具有较好的可重构性,通过对三轴铣床的控制,证明了该设计方法的可行性.     

一种高重构质量低复杂度的高光谱图像压缩感知

针对高光谱图像谱间相关性较强的特点,提出了一种基于谱间预测的压缩感知算法.编码端通过线性预测算法,估计出相邻波段的预测系数作为辅助信息传送到解码端,再对图像进行独立地随机观测和量化.解码端根据预测系数和已重构相邻波段,估计出当前波段的预测波段,用来修正重构算法的初始值和收敛准则.最后用改进的重构算法解码当前波段.实验结果表明,在相同观测值数目下,该算法的PSNR提高了大约1.2 dB,解码复杂度明显降低,而且编码复杂度低、易于硬件实现.     

一种新的声矢量阵最小范数算法

现有的声矢量阵方位估计算法基本都是将声矢量传感器(AVS)的振速信息作为与声压相同的独立阵元信息来处理,没有充分利用AVS中声压和振速的相干性,以及由此带来的抗各向同性噪声能力.基于AVS中声压和振速的相干性原理,提出了一种新的声矢量阵最小范数算法.新算法充分利用了AVS中声压和振速联合信息处理的优势,能更好地将最小范数(MN)算法的高分辨能力与AVS的抗噪能力有机地结合起来,实现远程高分辨DOA估计.理论分析和基于湖试数据的仿真实验证明了所提算法的有效性.     

基于RISC的MPEG-4音频解码软件优化

为了提高MPEG-4先进音频编码（AAC）的解码效率，提出了在通用32位精简指令集计算机(reduced instruction set computing, RISC)上实现MPEG-4 AAC低复杂度框架解码的软件优化技术.解码过程可以分成比特流解码部分和运算部分.应用存储器分层结构加速比特流解码；基于运算过程、对象和乘法运算的优化技术提高运算部分的解码效率.结果表明，在35 MHz的处理器频率上实现了立体声实时解码，提高了解码效率.     

基于FPGA的可重构视频编码器设计

针对现场可编程门阵列（FPGA）平台,提出可重构视频编码（RVC）的硬件实现方案.为提高系统吞吐量和功能单元（FU）的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.     

AVS视频解码器的一种结构设计与硬件实现

为了推动音视频编码标准（AVS）解码芯片产业的发展，提出了一种针对AVS视频标准基准档次4.0级别解码器的超大规模集成电路（VLSI）实现结构.通过分析实现复杂度，阐述了AVS视频解码器的总体框架、主要模块的功能及结构.解码器采用块级流水结构， 主要模块之间实现并行处理.同时根据AVS算法特点，给出了变长解码模块、反整数余弦变换模块和环路滤波模块的硬件实现结构.解码器在现场可编程门阵列（FPGA）上实现，并给出了各模块的FPGA资源占用情况.实现结果表明，该 AVS视频解码器实现结构能在54 MHz时钟频率下完成对25帧/s、720×576、4∶2∶0格式AVS码流的实时解码.     

一种低资源消耗的运动估计VLSI实现算法

现有的VLSI(verylarge scale integration)视频编码芯片多使用全搜索运动估计(ME)方法,且没有搜索中心偏移(CB)的并行实现方法。本文提出一种适合VLSI的H.264、AVS CB并行搜索方案,减少搜索点数量,降低逻辑资源的消耗,并且使用预测高概率区域的方法,保证ME精度。实验表明,本方法具备较好的率失真性能。在现场可编程门阵列(FPGA)平台上实现了本算法,逻辑综合的数据表明,硬件资源消耗降低了64%。本算法可应用于标清和高清电视(HDTV,hign-definition television)视频编码器。     

一种快速的多媒体视频解码算法

目的找出一种对多媒体视频流的快速解码方案. 方法对多媒体信息流的编码解码过程进行剖析, 提出粗跳、细跳算法定位视频流中的I图像. 结果找到了一种快速搜索I图像的算法.结论多媒体信息流的解码可以用较快的算法实现, 从而提高解码速度、节省解码用时间.     

多路AVS+视频解码系统的设计

为更有效地保障数字电视系统的兼容性,数字电视监测系统需要能够解码国内市场上出现的各种标准的数字视频流.设计了基于海思Hi3716MV310的多路AVS+(Audio and decoding standard+)视频解码系统.分析了各种市场应用领域中存在的主流标准,选择了海思Hi3716mv310为解码芯片进行硬件和软件的设计;并在数字电视监测系统中进行多标准的视频流的解码.实验结果表明,该系统可成功解出多种标准的音视频码流,尤其是AVS+标准的码流,具有较高的应用价值.     

面向可变架构云计算的任务映射方法

为基于主动认知重构计算的可变结构云计算,提供一个能平衡任务和资源均衡收益的任务映射算法,为主动重构提供一个重构评价依据。形式化描述了层次参数化任务流图和异构资源结构模型,在此基础之上提出了基于模糊化效用函数的二人非零和博弈的任务映射算法。实验表明,该方法针对具体应用、环境、运行状况等任务和系统资源参数,以Makespan、资源负载等为测试指标,取得了良好的测试结果,实现了应用和系统的均衡优化目标。     

FPGA动态局部重构技术研究进展

基于现场可编程门阵列（FPGA）动态可重构系统可以实时重构硬件,提高计算的灵活性、自适应能力以及自优化能力。使用局部动态重构不仅能够保证重构过程中主系统的正常实时运行,而且可以减少重构过程的时间。然而,现有的基于FPGA的平台往往受到各种物理限制使得局部动态重构实施过程变得困难。文章介绍了目前FPGA动态局部重构技术面临的各种问题和解决方案,并对该技术的发展趋势给出了展望。     

可重构技术的航天应用与星载计算机设计

针对微小型航天器星载计算机设计中存在的功能、性能与可靠性之间的矛盾,提出将可重构计算技术应用于航天领域,进行可重构星载计算机的设计.通过对可重构计算技术航天应用现状分析,从体系结构、功能、可靠性等方面进行微小卫星可重构星载计算机的研究与设计,并分析采用硬件编程实现重构配置算法的系统性能.构建基于可重构星载计算机和dSPACE仿真计算机的闭合回路仿真平台,进行上述设计的验证工作.实验表明,可重构星载计算机能够完成正常控制工作,在500 ms的控制周期下,稳态下姿态角速度的精度可达0.05°/s,通过实现对日定向与对地定向2种模式之间的切换,得到切换时间为520±40 ms,能够满足卫星对星载计算机的切换要求.     

Development of a Reconfigurable Platform for Manufacturing Equipment Control

In modern manufacturing equipment control area, controller is required to deliver higher computing capability for adopting advanced algorithms to meet speed and accuracy requirements, and reconfigurabilities for changing or (and) adding features or functions. This paper presents a methodology in design and implementation of a high performance and reconfigurable platform for manufacturing equipment control. This methodology is in virtue of system on a programmable chip (SoPC) technology but replacing the on-chip processor by an external high performance, floating-point digital signal processor (DSP). The application of the DSP is designed as a multi-threaded framework, which has more flexibilities than a traditional single-loop one. Furthermore, the field programmable gate array (FPGA) system can be reconfigured easily and quickly to meet a new requirement by dragging and dropping pre-built components in a SoPC building environment. As a result, the controller platform is more reconfigurable in terms of algorithms and functions. This platform is implemented in a 3-axis milling machine control and the result indicates that the design and implementation presented in this paper is feasible.     

一种新的声矢量阵远程ESPRIT方位估计算法

为解决水下目标远程高分辨定向问题,文章提出了一种新的声矢量阵ESPRIT方位估计算法.与现有的将声矢量传感器(AVS)的振速信息作为独立阵元来处理的声矢量阵方位估计算法不同,新算法完全基于声压与振速联合信息处理,充分利用了声矢量阵(AVSA)中声压与振速的相干性原理,能更好地将ESPRIT算法的高分辨能力与AVSA的抗噪能力有机地结合起来,实现远程、高分辨方位估计.理论分析和基于湖试背景噪声的仿真实验证明了新算法的有效性.     

基于SOPC的可重构运动控制平台（英文）

用于现代运动控制领域的控制器,既需具备强大的计算能力来满足速度和精度的要求,还需具备可重构性能,以便更改或添加新功能。本文提出一种可重构运动控制平台的设计方法,本设计利用可编程片上系统（SOPC）技术,为提高计算能力,用浮点数字信号处理器（DSP）代替片上定点处理器。软件采用基于多线程的框架,比单线程的架构更具柔性。在SOPC Builder工具下对功能模块进行重新组合,可对现场可编程门阵列（FPGA）系统进行快速配置以适应新的功能需求。从算法和功能上来说,该平台具有较好的可重构性,通过对三轴铣床的控制,证明了该设计方法的可行性。