用CPLD和FLASH存储器配置FPGA

随着FPGA生产商推出更高密度FPGA器件,要求更多的配置芯片存储配置数据并配置FPGA.本文介绍了采用计算机并口下载配置数据并用CPLD、FLASH存储器组成的被动串行（PS）配置系统配置高密度FPGA的方法,其方法是用CPLD作为控制器控制FLASH存储器对高密度的FPGA进行配置,通过使用一个FLASH存储器和一个CPLD器件可代替容量有限的专用配置芯片,具有配置速度快、实现容易的特点.     

用单片机实现可编程逻辑器件的配置

介绍基于SRAM的可重配置PLD的原理;通过对多种串行配置的比较,提出单片机与存储器串行配置方式;从系统复杂度、可靠性和经济性等方面进行比较和分析.     

DSP和CPLD实现的地面实时数据处理系统

用16位DSP和CPLD辅以一些外围器件实现了一个新型的实时数据接收、处理、转发系统。系统采用CPLD器件集成电路的全部控制功能,提高了芯片的工作速度、功耗特性、系统的可靠性。数据接收部分采用数据流状态机。解决了原系统数据延迟偏大的问题,并提高了数据发送的实时性和可靠性。     

用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法。设计中采用VHDL语言对CPLD进行编程。同时由于CPLD的现场可编程特性,增强了整个系统的灵活性。     

用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法.设计中采用VHDL语言对CPLD进行编程.同时由于CPLD的现场可编程特性,增强了整个系统的灵活性.     

用单片机实现可编程逻辑器件的配置

介绍基于SRAM的可重配置PLD的原理;通过对多种串行配置的比较,提出单片机与存储器串行配置方式;从系统复杂度、可靠性和经济性等方面进行比较和分析。     

一种基于DSP在线更新配置程序的实现方法

针对系统设计通用化的需求,设计了一种使用FLASH存储器作为数据存储器件,配合微处理器程序,利用复杂可编程逻辑器件（CPLD）更新和配置可编程器件,实现对现场可编程门阵列（FPGA）程序和数字信号处理器（DSP）程序在线更新的方法。本文给出了系统构成和实现途径,并对ALTERA可编程逻辑器件和TMS320C6000系列DSP的加载和系统设计实现进行了较详细的说明。     

基于DSP与CPLD的ADS7805多通道数据采集

设计了利用TMS320LF2407A与EPM3032A控制的ADS7805多通道采集系统的逻辑结构,介绍了系统的工作原理,详细描述了ADS7805、DSP及CPLD之间接口的硬件与软件设计。     

基于DSP和CPLD的FPGA在线配置

介绍Xilinx公司FPGA的几种基本配置模式,在实际图像处理算法评估系统中设计了基于DSP和CPLD的配置电路,完成对系统中FPGA的在线从并行(SelectMAP)配置.减少器件数目,增加硬件系统的灵活性,并详细介绍该配置电路的具体实现过程和实现方法.     

CPLD和FPGA编程与配置的实现

介绍了CPLD和FPGA的编程和配置方式,并结合具体的器件给出了若干实例。     

DSP器件的现场可编程技术

DSP问世以来,以其强大的功能、合理的价格已经被设计者广泛应用。但不同于FPGA器件的是,DSP并不是为现场可编程而开发的,因此,在嵌入了DSP器件的产品中,如果需要对产品性能进行升级而需要升级程序时,往往会由于现场可编程能力缺乏,而给用户造成麻烦。本文以TI公司的54系列DSP为例,通过对DSP开发过程的分析和代码生成机理的深入研究,找到了一种对DSP器件进行现场编程的方法。     

CPLD器件的在系统动态配置

介绍一种利用微控制器动态配置CPLD器件的方法。将配置文件存放在存储器中,配置文件中的控制代码驱动在微处理器中运行的配置引擎;将配置文件中的配置信息通过JTAG口移入CPLD,实现器件的动态配置;通过更换存储器中配置文件,达到同一器件实现不同功能的目的。这种方法为嵌入式系统升级重构提供了一种新的思路,将来一定会得到广泛应用。     

CPLC器件的在系统动态配置

介绍一种利用微控制器动态配置CPLD器件的方法。将配置件存放在存储器中，配置件中的控制代码驱动在微处理器中运行的配置引擎；将配置件中的配置信息通过JTAG口移入CPLD，实现器件的动态配置；通过更换存储器中配置件，达到同一器件实现不同功能的目的。这种方法为嵌入式系统升级重构提供了一种新的思路，将来一定会得到广泛应用。     

FPGA模拟MBUS总线的实现

讨论了利用FPGA工具实现MBUS总线的原理、方法，以实际操作介绍了FPGA设计流程，并给出FPGA常用设计技巧。     

基于DSP+CPLD可重构数控系统的设计

针对柔性化制造的要求.构建了以DSP CPLD为基础的数控系统平台.该平台集成度高、稳定性强,能实现生产过程的高速度、高精度要求,实现了基于CPLD的可重构设计,提高了系统的柔性.在控制算法上,采用单神经元PID及CMAC相结合的伺服运动控制算法,仿真显示较常规P1D控制有更好的动态特性、控制精度、抗干扰能力.     

基于CPLD的DSP单元外围控制枢纽的设计

数字信号处理器(DSP)以其数据处理功能强大的特点在嵌入式设备中得到广泛应用,作为设备数据处理核心的DSP,往往需要多种外设的协同工作。而DSP本身接口有限,且片内资源应尽量集中于核心运算功能,故需引入外部控制与协调模块。文中实现了一种基于复杂可编程逻辑器件(CPLD)的控制与协调模块,协助DSP芯片TMS320C6713进行逻辑控制和时序协调,从而实现具备完整存储、通讯、复位功能的数据处理单元,并应用于一个超声波流量检测系统,保证了系统的精确信号采样和高速数据处理。     

基于ARM和CPLD可编程工业控制器的设计

采用基于ARM和CPLD结合的方式,设计一款可编程工业控制器,既能满足实验室教学要求,又能直接应用现场工业控制。文章阐述了控制器的几大基本模块,以ARM为主处理器,用CPLD作为扩展接口的桥接器,扩展出ISA总线接口,用来连接各种数据采集和控制模块。实验表明,该设计具有很大的应用前景。     

CPLD的DSP多SPI端口通信设计

多SPI端口通信是一种小型的高速同步通信网络。这种网络结构简单、成本较低，广泛应用于控制器与控制器、控制器与外围芯片之间的通信；但由于时序复杂，高频脉冲传输数据容易出错。本文在对SPI端口信号时序分析的基础上，给出该网络基于CPLD的具体实现方法。经实验验证，效果良好。