一种二维片上网络路由器的设计实现

片上网络(Network on Chip, NoC)作为解决众核芯片互连的主流方案,其性能很大程度上取决于网络的拓扑结构。而网络拓扑结构的效能受到网络路由器的直接影响。因此,基于特定拓扑结构的路由器设计实现具有非常重要的研究意义。因此将XY路由算法应用于路由器节点中,设计了基于2D Mesh拓扑结构、轮询仲裁机制与虫孔交换流控的片上网络路由器,并使用Modelsim对路由器进行了功能验证。实验结果表明,设计的路由器能满足微片数据的处理,能够正确的收发数据包。     

片上光网络:一种新型片上互连网络

随着单个芯片上集成的处理器的个数越来越多,传统的电互连网络已经无法满足对互连网络性能的需求,需要一种新的互连方式,因此光互连网络技术应运而生.目前,电互连的片上网络在功耗、性能、带宽、延迟等方面遇到了瓶颈,而光互连作为一种新的互连方式引用到片上网络具有低损耗、高吞吐率、低延迟等无可比拟的优势.本文主要探讨了片上光网络的...     

片上网络

对片上网络的发展趋势进行了探讨,总结了它的技术特点,并着重分析了片上网络的体系结构。片上网络将继片上系统之后引发微电子领域的又一次革命。     

面向片上网络路由器漏流功耗优化的自适应缓冲管理策略

随着单芯片上集成处理器数量的增加,片上网络逐渐成为多核处理器中非常有前景的互连结构.互连网络成为片上多处理器功耗的重要消耗部件之一.而输入缓冲器是路由器漏流功耗的最大消耗单元,采用门控电源是降低其漏流功耗的有效手段.自适应缓冲管理策略能够根据网络中通信量,自适应地关闭/打开缓冲的一部分,从而降低路由器漏流功耗.而为了减小对网络延迟的影响,该策略中采用的提前唤醒技术能够隐藏缓冲的唤醒延迟.在网络注入率较低情况下,两项缓冲不关闭策略下的网络延迟几乎不受唤醒延迟影响.模拟结果显示,在4×4的二维Mesh中,即使网络注入率为0.7,漏流功耗的节约率依然可以高达46％;网络注入率小于0.4时,两项缓冲不关闭策略下的网络延迟最大仅仅增加了3.8％.     

一种新型片上网络互连结构的仿真和实现

综合性能、硬件实现等方面考虑,提出一种基于片上网络的互连拓扑结构-层次化路由结构MLR(Multi-Layer Router).该结构通过层次化设计减小网络直径,具有良好的对称性和扩展性.网络建模仿真和硬件实现结果显示,在不同网络负载和不同IP核节点数的情况下,MLR与传统结构相比,在处理网络通信时,对于网络丢包率、通信延迟和网络吞吐量等网络性能参数均有最多50%-70%的提升;同时通过共享路由的方式,减少了超过20%的芯片面积和40%以上的动态功耗,有效降低了互连结构的硬件开销     

用于片上网络的网络接口设计

提出一种用于由双通道路由器组成的片上网络系统的网络接口。该网络接口符合AMBA总线协议,能根据IP核的通信请求,自动选取通信方式,向IP核隐藏通信细节,充分利用双通道路由器中控制包通道与数据包通道分离的特点,方便系统编程。使用SMIC0．13gm工艺综合后,该网络接151的面积仅为0．3mm^2。     

片上网络路由器及互连低成本测试方法

三维设计的片上网络(Network-on-chip)是当前的热点研究专题。提出一种有效的片上网络路由器和互连测试方法 显得非常重要。文章通过对路由器分类,提出了一种新的片上网络路由器测试方法。将不同输入、输出端口的路由器分 为不同的类。相同分类的路由器是同构的,它们的测试集也是相同的。针对相同路由器提出了一个基于单播的多播方案 (Unicast-based Multicast),并提出了新的互连测试方法。实验结果表明文章方法是有效的。     

片上网络

半导体技术的飞速发展推动SoCs设计进入到片上网络时代.针对片上网络设计所面临的挑战性难题,提出了一种新的基于组件的分层设计方法.该方法遵循垂直的设计流程,为组件复用以及可靠的网内互连提供了良好的支持.其中详细讨论了片上网络从下到上各个层次设计所面临的问题,并提出了相应的解决策略.最后,简单阐述了片上网络有待研究和解决的问题.     

支持服务质量的片上网络路由器设计

系统芯片的复杂应用使得片上互连成为系统性能的瓶颈,因此出现了以片上网络为核心的通信结构,而路由器是片上网络的关键部件,它完成数据在片上网络拓扑结构上的传输.设计了支持服务质量的片上网络路由器.采用面向连接的细粒度数据交换方式为确保通信服务提供严格的端对端延迟需求,采用无连接的数据交换方式支持尽力而为通信服务,同时采用均衡片上通信负载的路由算法,有效地提高了平均通信性能.     

一种改进型的蝴蝶网络在片上网络中的应用

随着半导体工艺的进步以及集成电路技术的发展,芯片的集成度越来越高,网络路由可连接的芯片数目日渐增多,进而出现了高度数路由。该种路由结构可以显著降低网络延迟和开销,必将在以后得到大量应用。本文引入了一种改进型的蝴蝶网络,相比于传统蝴蝶网络,它具有更好的路径多样性;相比于Clos网络,它的路由过程不需要中间级模块,网络成本更低。     

CCNoC: Cache-Coherent Network on Chip for Chip Multiprocessors

As the number of cores in chip multiprocessors(CMPs) increases,cache coherence protocol has become a key issue in integration of chip multiprocessors.Supporting cache coherence protocol in large chip multiprocessors still faces three hurdles:design complexity,performance and scalability.This paper proposes Cache Coherent Network on Chip(CCNoC),a scheme that decouples cache coherency maintenance from processors and shared L2 caches and implements it completely in network on chip to free up processors and ...     

基于无线传感器网络的芯片生产环境监测系统

针对芯片生产企业对环境温度、湿度、气压、洁净度等指标的严格要求,设计了基于无线传感器网络的芯片生产超净间环境监测系统。系统由已有的硬件部分和提出路由算法的软件部分构成,通过在实际的芯片生产超净间进行测试,验证了该系统不仅能够实时监测芯片生产企业环境参数的变化,而且能够保证传感器节点能量消耗的有效性和均衡性。     

基于SOC的组合定位系统设计

针对传统的全球定位系统（GPS）存在定位盲区等缺点,设计了一种基于系统集成（SOC）的组合定位系统。系统通过采用GPS和数字指南针组合定位的方式实现了定位系统的实时连续定位;同时,通过通用分组无线业务（GPRS）以Internet的形式实现了定位终端和监控中心的实时通信。实验结果表明：该系统消除了定位盲区,并能够满足实时定位的需求。     

一种无线传感器网络以数据为中心的QoS路由协议

提出一种以数据为中心的QoS路由协议(DDQP).DDQP支持两种QoS度量:可靠性和传输延迟;采用交叉层优化技术将传感器网络无线信道通信模型作为路由协议设计的依据,有效的节约了网络能源消耗;采用反压力重新路由机制在满足业务QoS的前提下尽可能均匀使用网络中节点的能源,不仅延长了网络生命期,而且有效的控制网络拥塞;采用以数据为中心的数据分发模式,具有良好的可扩展性.描述了DDQP设计的理论依据,并通过仿真实验验证了DDQP的高效可行性.     

NoC关键问题

片上网络(NOC)作为复杂SoC通信的一种解决方案,受到了工业界和学术界的广泛重视.NoC设计涉及了从物理层到应用层诸多方面的问题,本文对NoC研究中的关键问题做简单的介绍.     

基于SOC的输液滴速监视器设计

目前临床主要由人工统计输液速度，迫切需要简便且实用的监测装置。通过电极针将输液液滴转换成脉冲信号，以C8051F236高速片上系统单片机为核心组成输液滴速监视器，仪器由脉冲检测、键盘、液晶显示、操作指示和声光报警等单元组成。经试验其计数准确、运行可靠，且成本低、体积小、功耗少、操作方便。     

一种面向通信特征的3D NoC体系结构设计

三维集成电路(three dimensional integrated circuit, 3D IC)和片上网络(network on chip, NoC)是集成电路设计发展的两个趋势.将两者结合的三维片上网络(three dimensional networks on chip, 3D NoC)是当前研究的热点之一.针对现有3D NoC的研究没有充分关注硅片内与硅片间的异构通信特征.提出了面向通信特征的硅片间单跳步(single hop inter dies, SHID)体系结构,该结构采用异构拓扑结构和硅片间扩展路由器(express inter dies router, EIDR).通过实验数据的分析表明,与3D-Mesh和NoC-Bus这两种已有的3D NoC结构相比,SHID结构有以下特点：1)延迟较低,4层堆叠时比3D-Mesh低15.1%,比NoC-Bus低11.5%;2)功耗与NoC-Bus相当,比3D-Mesh低10%左右;3)吞吐率随堆叠层数增加下降缓慢,16层堆叠时吞吐率比3D-Mesh高66.98%,比NoC-Bus高314.49%.SHID体系结构同时具备性能和可扩展性的优势,是未来3D NoC体系结构良好设计选择.     

一种改进的神经网络非线性预测控制

从建立神经网络非线性预测模型出发,针对BP网络存在收敛速度慢,容易陷入局部最小的缺点,该文在BFGS拟牛顿法的基础上,提出了一种基于并行拟牛顿优化算法的并行拟牛顿神经网络。该并行拟牛顿优化算法采用两个含有不同参数的拟牛顿校正公式,在每次迭代过程中,利用这两个不同的校正公式得到相应的搜索方向,并通过不精确搜索法求取最优步长,最后根据一性能指标取最优的一个搜索方向和相应的步长对网络各层之间的权值进行修正。Matlab仿真结果表明,同BP神经网络和BFGS拟牛顿神经网络相比,该神经网络具有收敛速度快、模型精度高的特点,更适合于实时非线性控制。     

基于移位芯片的显示及键盘模块设计方法

该设计方案是一种简单实用的键盘和显示模块设计,可以实现8个按键扫描及3位数码管和8个LED的动态显示(可扩展实现8个数码管显示和16个按键扫描),只需要占用4个单片机的IO接口,驱动程序使用C51编写,易读且占用资源也较少。