共查询到20条相似文献,搜索用时 0 毫秒
1.
提出了一种应用于ADSL数据传输的多位电流模∑-△数/模转换器(DAC)。采用多位∑-△调制器,可以在低过采样率和低调制器阶数下设计出高性能的调制器。通过采用动态元素匹配(DEM)技术,降低了由于电流模DAC(Steering DAC)电路中电流源单元的不匹配带来的噪声,进一步改善了输出信号的信噪比。 相似文献
2.
Σ-Δ模拟/数字转换器综述 总被引:1,自引:1,他引:0
Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。 相似文献
3.
4.
5.
6.
7.
本文介绍了一个采用多比特量化的高性能音频Σ-Δ数模转换器。相对于单比特量化的Σ-Δ DAC来说,多比特量化具有调制器环路设计简单、时钟频率低、杂波小等优点;而由多比特量化引入的失配误差,可以采用DWA误差整形算法,将其转换为高频段噪声外推到信号带外,使带内的噪底降低到单比特量化的水平。为减弱数模串扰,进行了对每个模拟元件都加上保护环的创新尝试。采用上述技术在0.18μm混合信号CMOS工艺上实现了一个18位DAC,芯片面积1.86 mm2。测试结果表明,数模转换器的信噪失真比(SNDR)和动态范围(DR)分别达到88dB和96dB。 相似文献
8.
9.
带通Σ-Δ调制器的双线性变换设计方法 总被引:1,自引:0,他引:1
本文论述了带通式Σ-Δ调制器的双线性变换设计方法,通过线性化的插入式网络分析技术,将带通式Σ-Δ调制器的设计问题转化为了IIR带阻数字滤波器的设计问题.文章给出了该方法的原理和设计步骤,并对一位Σ-Δ代码的产生和检验方法以及调制器的稳定性问题进行了说明和讨论,最后给出了利用Matlab的计算机仿真结果,结果表明,该方法简单可靠,便于计算机仿真和检验,可大大加快带通Σ-Δ调制器的设计过程. 相似文献
10.
ADS1256是TI公司推出的微功耗、高精度、8通道24位Δ-Σ型模数转换器,该器件内部集成有输入模拟多路开关、输入缓冲器、可编程增益放大器和可编程数字滤波器。文中介绍了ADS1256的主要特点、工作原理,并给出了它的典型应用实例及应用程序流程图,最后指出了ADS1256的一些使用要点及设计经验。 相似文献
11.
12.
为了满足在行为级对Σ-Δ调制器进行完整仿真的需要,提出了在SIMULINK环境下Σ-Δ调制器的噪声模型,包括采样时钟抖动、开关热噪声(kT/C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上,构造出二阶Σ-Δ调制器模型。通过仿真,验证了噪声模型的正确性。 相似文献
13.
14.
15.
16.
设计一个内部采用2位量化器的二阶单环Σ‐Δ调制器.为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该调制器采用了数据加权平均(Data Weighted Averaging ,DWA )技术来提高多位DAC的线性度.Σ‐Δ调制器信号带宽为50 kHz ,过采样率(OSR)为64,采用MXIC公司的0.35μm混合信号CMOS工艺实现,工作电压为12 V .后仿真结果显示,在电容随机失配5%的情况下,该调制器可以达到55.8 dB的信噪比(SNR)和60.4 dB的无杂散动态范围(SFDR).打开DWA电路比关闭DWA电路的情况下,SNR和SFDR分别提高8 dB和13 dB .整个调制器功耗为48 mW ,面积仅为0.6mm2. 相似文献
17.
18.
19.
介绍了一个应用于G.712语音编码的16位2 MHz采样率Δ-Σ调制器(SDM),利用Matlab优化调制器系数,并采用全差分开关电容共模反馈两级跨导放大器和动态比较器降低功耗.模拟结果显示:在2 MHz采样时钟下,输入4 kHz语音信号可获得101 dB信噪比输出,相当于16位精度.电路采用0.18 μm CMOS工艺实现,核心面积为340 μm × 160 μm.电路在1.8 V工作电压和2 MHz采样率下,总功耗约165.6 μW. 相似文献
20.
一种低电压工作的高速开关电流Σ-Δ调制器 总被引:1,自引:0,他引:1
基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作. 相似文献