基于FPGA的并行DDS信号发生器的设计与实现

针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽。通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。     

基于FPGA三相正弦信号发生器的设计

波形平滑、频率稳定的正弦信号是仿真研究的重要前提。为了能够方便地产生此信号,文章提出了一种基于DDS技术的正弦信号发生器的设计方法。该方法利用FPGA芯片及D/A转换器,采用直接数字频率合成(DDS)技术,设计并实现了相位、频率可控的相位相差120°的三相正弦信号发生器。同时把在Matlab环境中用DSP Builder画的原理图转化为VHDL语言,然后通过信号分析在QuartusⅡ中模拟仿真,最终下载到FPGA试验箱,这样,接上示波器即可观察到三相正弦信号。文章给出了基于FPGA的三相正弦信号波形的设计方法,并经软件仿真测试验证及硬件测试,结果表明,该系统具有较高的精度和稳定性。     

基于FPGA+PWM的多路信号发生器设计

基于运放的信号发生器精度低且稳定性和可调节性差,而基于DDS的信号发生器则成本高、电路复杂。为此提出了基于FPGA+PWM的多路信号发生器设计方法。该方法硬件上无需DAC与多路模拟开关,由FPGA产生调制输出波形信号所需的PWM脉冲波,经二阶低通滤波和放大电路后即可得到所需波形信号。实验证明,该多路信号发生器幅值分辨率高,频率精度高,且具有良好的直流性能,各通道可独立产生三角波、锯齿波、正弦波、方波且输出稳定。且其成本低,设计灵活,可扩展性强,可应用于各种场合。     

基于EZ-USB单片机的正弦信号发生器

本系统主要由数字频率合成电路、调制电路、宽带功率放大、单片机控制系统等模块构成.本设计通过上位机的命令给CY7C68013控制DDS芯片AD9851的频率相位控制字,生成正弦信号,DDS正弦信号的输出和调制信号发生器在模拟乘法器中实现幅度调制最后各种信号经过宽带放大后输出.通过实验测定,测试的输出频率准确度与稳定度达到10-6.     

基于FPGA的DDS型数字信号发生器设计

数字信号发生器是集成电路设计及调试过程中经常用到的工具,基于FPGA设计了一种DDS型数字信号发生器,可产生正弦波、方波、三角波和锯齿波这四种信号,并具有频率可调功能。     

基于FPGA的多功能信号发生器的设计

本系统主要是以FPGA基础上实现的多功能信号发生器,该信号发生器主要能够实现正弦波、三角波、方波的信号输出。主要是以现场可编程门阵列FPGA为主要部件,实现直接数字频率合成器DDS的设计。     

DDS技术在正弦信号发生器中的应用

信号发生器在自动化测量等领域发挥着越来越重要的作用,直接数字合成(DDS)技术可以方便地对信号频率进行控制从而直接合成所需波形;该系统主控芯片采用Cygnal公司的高性能单片机C8051F040,实现整个电路的控制,正弦波的发生采用专用DDS芯片AD9850,可与单片机通过简单的并行或串行通信,完成外部输入频率数据与芯片内部频率相位控制字间的转换;考虑到通用性,信号发生器以高速单片机为核心,利用DDS芯片和FPGA,在产生常规正弦波的基础上,还可以对信号进行频率调制和幅度调制;同时还能产生二进制PSK、ASK信号。     

基于DDS的水声通信信号发生器的研究

为了满足UUV间实时通信的需要,设计了一种基于DDS技术的水声通信信号发生器.该信号发生器以ADSP-TS101和FPGA为核心,配以外围扩展电路,能够实时产生4FSK和QDPSK通信信号,具有较强的灵活性和可扩展性.硬件试验结果表明该信号发生器精度高,能够获得很好的数字调制波形,证明可以应用于水下无线通信.     

基于VXI总线的四通道智能化任意波发生器的研制

介绍了一种基于VXI总线的四通道智能化任意波发生器及波形调制模块。本模块采用DSP+FPGA实现智能控制,应用先进的DDS(直接数字频率合成器)技术产生任意波,输出波形可加载波进行调制;本模块具有四个独立的通道,相互之间进行电气隔离,可输出幅度连续可调的电压和电流信号。     

雷达干扰训练器噪声干扰源的设计

为了减少噪声,设计了一种基于混沌伪随机数叠加直接数字频率合成(DDS)信号的高精度数字式噪声发生器.分析了改进型Logistic混沌序列的原理,利用映射函数方法,实现了均匀分布噪声到高斯分布噪声的快速转换;阐述了DDS原理及其产生方法,利用FPGA实现了混沌伪随机序列模块、DDS模块和信号叠加模块等功能.测试结果表明,该噪声发生器产生的复杂数字噪声对雷达具有很好的干扰作用.     

基于FPGA中DDS IP核的设计应用

随着数字信号处理高速发展,直接数字频率合成(DDS)IP核在FPGA中应用越来越广,通过调用Vivado中IP核实现任意频率波形信号输出,集成度高且灵活性好。本文简要介绍DDS基本原理,设计DDS常用计算公式,描述了FPGA中DDSIP核使用,搭建测试环境,在Vivado环境下仿真测试,并验证产生波形信号的正确性。     

基于STM32与FPGA的导波激励源设计

基于STM32和FPGA设计了一种专门用来进行超声导波管道无损检测的信号发生器.该激励源由STM32、FPGA、D/A转换电路以及低通滤波电路组成.基于DDS基本原理,阐述了超声导波专用DDS模块设计方法,并给出了STM32与FPGA的接口电路、D/A转换电路及滤波电路的设计方法.其中STM32为整个系统控制核心,主要负责送频率控制字,FPGA主要为了产生DDS波形.FPGA输出的数字信号经D/A转换及低通滤波后即可得所需激励信号.实验结果表明输出的信号噪声小、精度较高、频率可调,能方便地用于管道超声导波检测.     

DDS技术在高频手术器驱动中的应用

针对高频手术器在不同工作模式下驱动频率各不相同的特点,同时考虑到驱动器高可靠性的要求,利用FPGA芯片,将直接数字频率合成(DDS)技术应用于MOSFET高频驱动电路的输入脉冲波形产生过程中.受控频率的脉冲可以通过高压隔离电路控制.功率模块,最后输出手术器所需的信号.仿真结果表明,采用DDS技术可以很好地满足驱动器的设计需求;基于FPGA的驱动脉冲发生器具有很高的可靠性.     

基于STM32与FPGA的导波激励源设计

基于STM32和FPGA设计了一种专门用来进行超声导波管道无损检测的信号发生器。该激励源由STM32、FP-GA、D/A转换电路以及低通滤波电路组成。基于DDS基本原理,阐述了超声导波专用DDS模块设计方法,并给出了STM32与FPGA的接口电路、D/A转换电路及滤波电路的设计方法。其中STM32为整个系统控制核心,主要负责送频率控制字,FPGA主要为了产生DDS波形。FPGA输出的数字信号经D/A转换及低通滤波后即可得所需激励信号。实验结果表明输出的信号噪声小、精度较高、频率可调,能方便地用于管道超声导波检测。     

基于SOPC的DDS函数发生器的设计

采用SOPC和DDS技术,基于FPGA芯片设计了一个多功能函数信号发生器。该函数发生器的按键控制电路、信号频率显示电路、波形产生电路以及D／A转换控制电路均由FPGA完成。用嵌入NiosⅡ软核作键盘输入控制。各种波形离散点采用分区存储的方法,存储在一个ROM中。     

电磁背景信号的数字化产生

适应通信信号的多样式、可编程性要求，在介绍直接数字频率合成器（DDS）原理的基础上，提供了一种信号产生方法，即应用各种通信信号的数学模型软件及由FPGA实现的DDS，在通用的硬件平台上产生各种调制样式的基带信号，并结合工程应用给出了产生所需频段背景信号的实现方案。设备具有可扩展性、实用性。     

基于FPGA的多制式基带信号发生器设计

介绍了基带信号发生的基本原理,采用软件无线电思想,通过软件更新的方式实现了基于FPGA的多制式基带信号发生器;重点研究了基于FPGA的伪随机序列发生、调制映射、高速数字成形滤波、可变内插倍数的级联积分梳状滤波和直接数字频率合成等技术;经过实际测试与应用,该基带信号发生器所产生的基带信号可满足FSK、PSK、QAM等多种调制格式,信号具有很低的EVM,I/Q带宽达50MHz,可满足现代通信系统中产品研发及其生产过程中的测量需求。     

基于FPGA高速数据采集的电化学阻抗分析仪的研制

以FPGA、C8051f单片机及高速AD/DA转换器、DDS信号发生器、频率响应分析器配合恒电位仪,设计一套包括正弦波输出、高速数据采集、实时图形显示的电化学阻抗测试系统.系统采用数字相关算法来测量电压与电流信号的相位差和幅值,提高测试精度,通过双通道信号积分和自动去偏置电路,极大地提高信噪比.通过试验发现,所设计的仪器与国外同类型仪器的测量结果几乎一致.并较后者具有更宽的频率分析范围.     

基于FPGA+DDS的正弦信号发生器的设计

介绍了DDS的发展历史及其两种实现方法的特点,论述了DDS的基本原理,并提出一种基于FPGA的DDS信号发生器的设计方法,使DDS信号发生器具有调频、调相的功能,最后对其性能进行了分析。实验表明该系统具有设计合理、可靠性高、结构简单等特点,具有很好的实用价值。     

基于LabVIEW和FPGA的模拟信号源设计

介绍了一种基于PC 机、FPGA 和数字频率合成技术（DDS）的隔离型任意波信号发生器的设计方法;利用LabVIEW 虚拟仪器设计上位机软件控制平台,利用基于FPGA 的DDS 技术实现下位机硬件设计,通过局域网将软硬件平台连接起来构成具有64路有独立地线系统的模拟信号源,输出频率（DC）达8 kHz,幅度0～70 V。